--摘要：本课题设计的主要是基于CPLD/FPGA来实现电子密码锁的设计，主要包括输入、控制和输出三大模块。其中输出部分由显示缓冲器、多路选通器、显示模块、时钟发生器、扫描信号发生器组成。显示缓存器是一个存储量为16位的寄存器，它用于存储LED显示的内容。多路选通器用于从显示缓存器中选择出某一个LED的内容用于显示。扫描信号用于选择片选信号，片选信号依次并循环地选通各个LED管时钟发生器，通过对全局时钟的分频得到扫描模块所需的时钟。显示模块由七段译码器和七段显示器组成。总体上输出部分电路的设计都是基于VHDL语言来实现的。关键词：电子密码锁FPGA硬件描述语言EDA目录TOC\o"1-3"\h\z\uHYPERLINK\l"_Toc261769009"1引言PAGEREF_Toc261769009\h2HYPERLINK\l"_Toc261769010"2概述PAGEREF_Toc261769010\h4HYPERLINK\l"_Toc261769011"2.1MAX+PLUSⅡ的概述PAGEREF_Toc261769011\h4HYPERLINK\l"_Toc261769012"2.1.1设计输入PAGEREF_Toc261769012\h5HYPERLINK\l"_Toc261769013"2.1.2设计处理PAGEREF_Toc261769013\h6HYPERLINK\l"_Toc261769014"2.1.3设计校验PAGEREF_Toc261769014\h7HYPERLINK\l"_Toc261769015"2.2MAX+PLUSII软件的设计流程PAGEREF_Toc261769015\h8HYPERLINK\l"_Toc261769016"2.3VHDL语言简介PAGEREF_Toc261769016\h9HYPERLINK\l"_Toc261769017"2.3.1CPLD/FPGAPAGEREF_Toc261769017\h11HYPERLINK\l"_Toc261769018"2.3.2VHDL的优点PAGEREF_Toc261769018\h12HYPERLINK\l"_Toc261769019"3总体设计PAGEREF_Toc261769019\h13HYPERLINK\l"_Toc261769020"3.1系统框图PAGEREF_Toc261769020\h13HYPERLINK\l"_Toc261769021"3.2系统说明PAGEREF_Toc261769021\h14HYPERLINK\l"_Toc261769022"3.2.1系统原理PAGEREF_Toc261769022\h14HYPERLINK\l"_Toc261769023"3.2.2各部分作用PAGEREF_Toc261769023\h15HYPERLINK\l"_Toc261769024"3.3总体电路说明PAGEREF_Toc261769024\h18HYPERLINK\l"_Toc261769025"3.3.1总体电路图PAGEREF_Toc261769025\h18HYPERLINK\l"_Toc261769026"3.3.2总体原理说明PAGEREF_Toc261769026\h19HYPERLINK\l"_Toc261769027"4单元电路设计PAGEREF_Toc261769027\h20HYPERLINK\l"_Toc261769028"4.1单元电路图PAGEREF_Toc261769028\h20HYPERLINK\l"_Toc261769029"4.2原理说明PAGEREF_Toc261769029\h30HYPERLINK\l"_Toc261769030"5总结PAGEREF_Toc261769030\h32HYPERLINK\l"_Toc261769031"5.1设计的优缺点PAGEREF_Toc261769031\h32HYPERLINK\l"_Toc261769032"5.2可以改进的地方PAGEREF_Toc261769032\h32HYPERLINK\l"_Toc261769033"5.3结语PAGEREF_Toc261769033\h32HYP