学校代码：10246学号：032021063硕士学位论文单片集成CMOS802.11b分数分频频率综合器院系：信息科学与工程学院专业：微电子学与固体电子学姓名：沈维伦指导教师：洪志良教授完成日期：2006年5月11日--硕士学位论文单片集成CMOS802.11b分数分频频率综合器沈维伦指导教师：洪志良教授指导小组：黄均鼐教授黄煜梅博士易婷博士复旦大学信息科学与工程学院微电子系复旦大学硕士学位论文摘要本文以应用于无线局域网射频收发器中的频率综合器为出发点，从系统级，电路级和环路优化这三个方面对频率综合器的设计做了深入的研究。首先在系统级方面，介绍了频率综合器系统指标的推导，体系结构的确定和具体的设计流程。接着在电路设计方面，论述了频率综合器中各个模块的设计和实现方法，并着重于其中设计难度最高的几个模块。我们讨论了片上LC压控振荡器的低功耗，低相位噪声的优化设计。对于高频除2分频器，在比较了前人提出的电路结构和理论分析方法后，我们提出了一种新的设计方法，根据电路的大信号理论系统地推导了高频除2分频器的优化设计，推导得出的结果为定量设计低功耗高频除2分频器提供了有效的理论指导，测试结果表明理论分析与实际吻合得相当好。为了给射频收发器中的上/下混频器提供大摆幅的本振信号，我们设计了本振信号缓冲器。论文从高频放大器的理论着手，给出了本振信号放大器的设计思想和实例。最后对于高速相位开关预分频器，我们提出了一种改进的相位开关切换方式，简化了电路的复杂程度，并在理论上分析推导了相位开关切换中的失配对输出频谱杂散的影响。随后，我们对整个锁相环路的动态特性和相位噪声优化做了定量的分析，着重于两个环路中最重要的参数，电荷泵电流和锁相环路的开环带宽，指出了分数分频频率综合器的噪声优化必须在抑制∑Δ调制器的量化噪声和带内噪声之间进行折衷，并给出了三阶无源环路滤波器的参数确定方法。最后，根据IEEE802.11b的系统指标，我们在SMIC0.18-µmCMOS工艺上实现了一个单片集成分数分频频率综合器，并与发送器和接收机一起集成在单芯片上，真正实现了无线局域网射频收发器的单片集成。关键词频率综合器，无线局域网射频收发器，IEEE802.11a/b/g，正交本振信号，高频除2分频器，本振信号缓冲器，相位噪声，锁相环，∑Δ调制器，单片集成，CMOS射频，相位开关预分频器中图分类号：TN4-I-摘要AbstractBasedonthefrequencysynthesizerinwirelessLANRFtransceiver,thisthesismakesadetailedresearchanddiscussiononthedesignofCMOSfrequencysynthesizerfromsystem,circuitandtheoptimizationofthePLLlooppointofview,respectively.First,inthepartofsystemdesign,thespecificationanalysis,thedefinitionofarchitectureandthePLLdesignprocedureareintroduced.Then,inthepartofcircuitdesign,themostdifficultbuildingblocksinthefrequencysynthesizerareexhaustivelydiscussed.Optimizationoflowpower,lownoiseonchipLCVCOisdiscussed.Comparedwithpreviouslyproposedcircuitandtheoreticallyanalysismethodinthehighfrequencydivide-by-2,anewdesigntechniqueisproposedbasedonthelargesignalcircuitanalysis.Thecalculationresultscangiveaneffectivetheoreticallyguidelineanditagreeswellwithmeasurementresults.InordertoprovideenoughLOswingtotheup/downmixers,LObuffersmustbedesigned.Ideasandadesignexamplearepresentedafterdiscuss