VerilogHDL基础语法入门第一讲目的：目的：课程简介简单介绍VerilogHDL语言和仿真工具介绍讲课计划介绍如何不断地学习新的有关知识讲座中关于VerilogHDL的主要内容讲座中关于VerilogHDL的主要内容讲课内容主要包括：讲课内容主要包括：Verilog的应用Verilog语言的组成部件结构级的建模与仿真行为级的建模与仿真延迟参数的表示Verilog的测试平台：怎样产生激励信号和控制信号输出响应的产生、记录和验证任务和函数用户定义的元器件（primitives）可综合风格的Verilog建模讲座中关于Verilog仿真工具的主要内容讲座中关于讲课内容主要包括：讲课内容主要包括：如何对所做的设计进行编译和仿真如何使用元器件库如何用Verilog-XL命令行界面调试代码如何用图形用户界面（GUI）延迟的计算和标记仿真性能建模循环多次仿真第二讲：Verilog的应用第二讲：目的:目的:了解用HDLHDL语言设计数字逻辑的优点了解用HDL语言设计数字逻辑的优点了解Verilog了解Verilog主要应用领域了解Verilog了解Verilog的发展历史了解电路系统的不同层次的VerilogVerilog抽象了解电路系统的不同层次的Verilog抽象Verilog的应用VerilogHDL是一种用于数字逻辑电路设计的语言:HDL是一种用于数字逻辑电路设计的语言:是一种用于数字逻辑电路设计的语言-用VerilogHDL描述的电路设计就是该电路HDL描述的电路设计就是该电路HDL模型模型。的VerilogHDL模型。-VerilogHDL既是一种行为描述的语言也是一种结构描述的语言。是一种结构描述的语言。这也就是说，既可以用电路的功能描述也可以用元器件和它们之间的连接来建立所设计电路的VerilogHDL模型。Verilog模型可以是实际电路的不同级别的抽象。这些抽象的级别和它们对应的模型类型共有以下五种：Verilog的应用?系统级(system):用高级语言结构实现设计模块的外系统级(system):部性能的模???算法级(algorithmic):用高级语言结构实现设计算法级(algorithmic):法的模型。法的模型。RTL级RTL级(RegisterTransferLevel):描述数据在寄存器之间流动和如何处理这些数据的模型。器之间流动和如何处理这些数据的模型。门级(gate门级(gate-level):描述逻辑门以及逻辑门之间的连(gate接的模型。接的模型。?开关级(switch-level):描述器件中三极管和储存节开关级(switch(switch点以及它们之间连接的模型。点以及它们之间连接的模型。Verilog的应用一个复杂电路的完整VerilogHDL模型是由若一个复杂电路的完整VerilogHDL模型是由若模块构成的，个VerilogHDL模块构成的，每一个模块又可以由若干个子模块构成。可以由若干个子模块构成。利用VerilogHDL语言结构所提供的这种功能就可以构造一个模块间的清晰层次结构来描述极其复杂的大型设计。HDL行为描述语言作为一种结构化和VerilogHDL行为描述语言作为一种结构化和过程性的语言，过程性的语言，其语法结构非常适合于算法级RTL级的模型设计级的模型设计。和RTL级的模型设计。这种行为描述语言具有以下八项功能：以下八项功能：Verilog的应用?可描述顺序执行或并行执行的程序结构。可描述顺序执行或并行执行的程序结构。?用延迟表达式或事件表达式来明确地控制过程的启动时间。时间。?通过命名的事件来触发其它过程里的激活行为或停止行为。行为。?提供了条件、if-else、case、循环程序结构。提供了条件、if-else、case、循环程序结构。?提供了可带参数且非零延续时间的任务(task)程序结提供了可带参数且非零延续时间的任务(task)程序结(task)构。?提供了可定义新的操作符的函数结构(function)。提供了可定义新的操作符的函数结构(function)。(function)Verilog的应用提供了用于建立表达式的算术运算符、逻辑运算符、提供了用于建立表达式的算术运算符、逻辑运算符、位运算符。位运算符。VerilogHDL语言作为一种结构化的语言也非常适HDL语言作为一种结构化的语言也非常适合于门级和开关级的模型设计。合于门级和开关级的模型设计。VerilogHDL的构造性语句可以精确地建立信号的HDL的构造性语句可以精确地建立信号的模型。这是因为在VerilogHDL中模型。这是因为在VerilogHDL中，提供了延迟和输出强度的原语来建立精确程度很高的信号模型。强度的原语