门电路与可编程逻辑(luójí)器件TTL即Transistor-TransistorLogic二、高电平和低电平的含义(hányì)自20世纪60年代以来，数字集成电路已经历了从SSI、MSI、LSI到VLSI的发展过程。数字集成电路按照芯片设计方法的不同大致可以分为三类：①通用型中、小规模集成电路；②用软件组态的大规模、超大规模集成电路，如微处理器、单片机等；③专用(zhuānyòng)集成电路ASIC。为用户需要而设计的LSI或VLSI电路。可以通过VHDL硬件描述语言和专门的开发平台，将LSI或VLSI电路下载写入到PLD可编程逻辑器件上，构成单片数字集成系统或专用(zhuānyòng)数字集成电路ASIC。能完成这种功能的器件就是PLD可编程逻辑器件。AVD1~VD3在正常信号输入时不工作，因此下面的分析中不予考虑。RB、RC和V6所构成的有源泄放电路的作用是提高开关速度，它们不影响与非门的逻辑功能(gōngnéng)，因此下面的工作原理分析中也不予考虑。综上所述,该电路实现了与非逻辑功能,即两个与非门输出(shūchū)直接相连接的情况使用(shǐyòng)时需外接上拉电阻RL相当于与门作用(zuòyòng)。因为Y1、Y2中有低电平时，Y为低电平；只有Y1、Y2均为高电平时，Y才为高电平，故Y=Y1·Y2。TTL即Tri-StateLogic门，简称TSL门。其输出(shūchū)有高电平态、低电平态和高阻态三种状态。综上所述，可见(kějiàn)：EN即Enable2.应用(yìngyòng)DITTL集成门的类型(lèixíng)很多,那么如何识别它们?各类型(lèixíng)之间有何异同?如何选用合适的门?集成(jíchénꞬ)门的选用要点下面介绍与电压传输特性(tèxìng)有关的主要参数：噪声容限越大，抗干扰能力越强。[例]下图中，已知ROFF800，RON3k，试对应输入波形定性画出TTL与非门的输出波形。3.负载(fùzài)能力推拉输出电路(diànlù)的作用由于三极管存在(cúnzài)开关时间，元、器件及连线存在(cúnzài)一定的寄生电容，因此输入矩形脉冲时，输出脉冲将延迟一定时间。5.功耗(ɡōnɡhào)-延迟积2.TTL集成逻辑门的使用(shǐyòng)要点3.多余输入端的(duāndì)处理或门和或非门的多余输入端接逻辑(luójí)0或者与有用输入端并接[例]欲用下列电路实现非运算，试改错。(ROFF700，RON2.1k)解：AuIAuI二、CMOS与非门和或非门2.CMOS或非门YC、C为互补控制信号PMOS在反相器基础上串接了PMOS管VP2和NMOS管VN2，它们的栅极分别受EN和EN控制。六、CMOS数字集成电路(jíchéng-diànlù)应用要点民品(mínpǐn)1.注意不同系列CMOS电路允许的电源(diànyuán)电压范围不同，一般多用+5V。电源(diànyuán)电压越高，抗干扰能力也越强。主要(zhǔyào)要求：5.3.1可编程逻辑(luójí)器件设计技术简介通常(tōngcháng)简称HDPLD在系统可编程逻辑器件(三)按可编程部位(bùwèi)分类PLD的基本结构图由多个多输入与门组成，用以产生输入变量(biànliàng)的各乘积项。PLD器件中连接的习惯画法由多个多输入与门组成，用以产生(chǎnshēng)输入变量的各乘积项。由PLD结构可知，从输出端可得到(dédào)输入变量的乘积项之和，因此可实现任何组合逻辑函数。再配以触发器，就可实现时序逻辑函数。5.3.4可编程ROM5.3.7GAL(通用阵列逻辑(luójí)普通型)简介采用CMOSE2PROM工艺(gōngyì)，可电擦除、可重复编程。GAL16V8阵列扩展型HDPLD包括EPLD和CPLD，CPLD在PAL、GAL结构的基础上扩展或改进而成的。基本结构与PAL和GAL类似(lèisì)，均由可编程的与阵列、固定的或阵列和逻辑宏单元组成，但集成度大得多。CPLD的基本(jīběn)结构5.4.2现场(xiànchǎng)可编程门阵列FPGA的基本结构5.4.3CPLD/FPGA的比较(bǐjiào)5.4.4CPLD在系统(xìtǒng)逻辑电路5.4.5FPGA现场(xiànchǎng)可编程逻辑电路5.4.6可编程逻辑(luójí)器件的主要参数指标5.5VHDL基本(jīběn)门电路ARCHITECTUREARTOFGATEISBEGINYAND<=AANDB；--与门输出(shūchū)YOR<=AORB；--或门输出(shūchū)YNAND<=ANANDB；--与非门输出(shūc