TOC\o"1-3"\h\z\u1前言22总体方案设计33单元模块设计54软件设计94.1QuartusⅡ简介94.2QartusⅡ设计开发流程105系统调试116系统功能及指标参数127设计总结与体会138参考文献14附录1总设计图及仿真图15附录2VerilogHDL源程序161前言在经济和商业高度发达的今天，彩灯已经成为人民日常生活不可或缺的一部分，已经逐渐为越来越多的人们所关注，在家庭中的普及率不断提高，大大的丰富和点缀了人民的生活。彩灯由不同的颜色的LED灯组成，通过控制不同颜色的灯的亮与灭，呈现给人们不同的花塑和图案，极大的点缀了单调的都市夜景，让城市成为了多姿多彩的不夜城。当今社会是数字化的社会，也是数字集成电路广泛应用的社会，数字本身在不断的进行更新换代。它由早起的电子管、晶体管、小中规模集成电路发展到超大规模集成电路以及许多具有特定功能的专用集成电路。而EDA技术就是以微电子技术为物理层面，现代电子设计为灵魂，计算机软件技术为手段，最终形成集成电子系统或专用集成电路ASIC为目的的一门新兴技术。VerilogHDL是一种应用较为广泛的HDL语言，能对范围广泛的各种复杂的网络在不同的抽象级加以描述，而且在整个设计过程中可使用同一种语言。采用VerilogHDL作为HDL综合设计的优点有：标准语言，即设计者可在不同环境下进行设计；仿真和综合均可采用同一种语言进行；VerilogHDL中提供的大量的资源模块，简化了设计者的开发工作；由VerilogHDL描述的源文件既是程序文件又可作为设计的文档。2总体方案设计彩灯控制器的核心设计部分是彩灯花型的控制模块，显示部分相对比较容易。分频器的设计方法多种多样，我设计的是比较常见的一种。外接clk为始终输入基准信号，彩灯节奏的快慢用选择开关select[1:0]。针对课题要求设计了如图2.1所示总体框图。方案比较该设计主要是以FPGA为基础，通过硬件描述语言VerilogHDL灵活多变的改变彩灯显示的花型以及宽快慢，对此这几了以下两个方案。方案一：总体电路共分三大块。第一块实现时钟信号的产生；第二块实现花型的控制及节拍控制；第三块实现花型的演示。主题框图如图2.2所示。图八路彩灯设计框图方案二：在方案一的基础上将整体电路分为四个模块。第一块实现花型的演示；第二块实现花型的控制；第三块实现节拍快慢控制；第四块实现时钟信号的产生。并在部分电路的设计上与方案一采用了完全不同的方法，如花型的控制。如图2.3所示。图方案一与方案二最大的不同就在，前者将花型控制与节拍控制两种功能融合在一起，是考虑到只要计数器就可以实现其全部功能的原因，且原理相对简单。这样设计，其优点在于：设计思想比较简单。元件种类使用少，且都较熟悉易于组装电路。缺点则是：中间单元电路连线过于繁多，容易出错。且可能出现线与关系。要避免这些，则势必造成门电路使用过多。导致电路不稳定，抗干扰能力下降。而后者则将以上两种功能分开设计，各单元电路只实现一种功能。其优点在于：电路设计模块化，易于检查电路，对后面的电路组装及电路调试带来方便。缺点则是：节拍控制电路采用可编辑逻辑电路，原理相对复杂，不易理解。花型控制电路简单，花型也比较简单。2.3方案选择方案一主要设计过程简单明了，而且花型控制和快慢结合在一起，用一个计数器就能而过轻松地实现功能，但是细节太多容易出错。方案二虽然多了一个步骤，但是每个模块只完成一个功能，相对更容易上手。所以基于以上原因，加上为了确保短时间内完成课程设计，我选择了连线少，易于调试的方案二。3单元模块设计时钟信号控制模块的主要功能是将输出的标准时钟进行分频，以此控制八路彩灯的快慢节奏变化。时钟信号控制在本设计中起着至关重要的作用，它以彩灯闪动快慢节奏的变化实现了八路彩灯绚丽多彩的花型节奏变化。时钟控制是整个设计中的一个分模块，它的设计对八路彩灯控制器的顺利完成起着决定性作用。对时钟控制程序封装如图3.1所示。图分频器模块设计的标准时钟输入时50MHz，但是在QuartusⅡ中仿真时由于计数次数太多以至于不能正常得到分频后的波形，所以此处的仿真波形非标准时钟，仅用来表示分频的结果。图3.2仿真波形图中，out是对基准时钟的4分频，out1是对基准时钟的8分频，out2是对基准时钟的16分频，out3是对基准时钟的32分频。节拍快慢控制模块即一个4选1数据选择器，它的功能是将分频器分出来的四个时钟信号通过我们外部输入而选择其中一个输出到下一个模块中，这样就可以控制彩灯显示的快慢。它的真值表如表3.1所示。表3.14选1数据选择器真值表select[1:0]输出00Out101Out210Out311Ou