(完整word版)组原课设:4PPM码编码器设计与实现.doc
上传人:俊英****22 上传时间:2024-09-11 格式:DOC 页数:14 大小:473KB 金币:10 举报 版权申诉
预览加载中,请您耐心等待几秒...

(完整word版)组原课设:4PPM码编码器设计与实现.doc

(完整word版)组原课设:4PPM码编码器设计与实现.doc

预览

免费试读已结束,剩余 4 页请下载文档后查看

10 金币

下载此文档

如果您无法下载资料,请参考说明:

1、部分资料下载需要金币,请确保您的账户上有足够的金币

2、已购买过的文档,再次下载不重复扣费

3、资料包下载后请先用软件解压,在使用对应软件打开

沈阳航空航天大学课程设计报告课程设计名称:计算机组成原理课程设计课程设计题目:4PPM码编码器设计与实现院(系):计算机学院专业:网络工程班级:84010201学号:姓名:指导教师:完成日期:2011年01月14日--目录TOC\o"1-3"\h\zHYPERLINK\l"_Toc282726051"第1章总体设计方案PAGEREF_Toc282726051\h1HYPERLINK\l"_Toc282726052"1.1设计原理PAGEREF_Toc282726052\h1HYPERLINK\l"_Toc282726053"1.2设计思路PAGEREF_Toc282726053\h1HYPERLINK\l"_Toc282726054"2.2设计环境PAGEREF_Toc282726054\h2HYPERLINK\l"_Toc282726055"第2章详细设计方案PAGEREF_Toc282726055\h3HYPERLINK\l"_Toc282726056"2.1方案图的设计与实现PAGEREF_Toc282726056\h3HYPERLINK\l"_Toc282726057"2.1.1器件的选择与引脚锁定PAGEREF_Toc282726057\h3HYPERLINK\l"_Toc282726058"2.2功能模块的设计与实现PAGEREF_Toc282726058\h4HYPERLINK\l"_Toc282726059"2.2.1寄存器模块的设计与实现PAGEREF_Toc282726059\h4HYPERLINK\l"_Toc282726060"2.2.2译码电路模块的设计与实现PAGEREF_Toc282726060\h4HYPERLINK\l"_Toc282726061"2.2.3计数器控制模块设计及实现PAGEREF_Toc282726061\h5HYPERLINK\l"_Toc282726062"2.2.4数据并串转换输出的模块设计及实现PAGEREF_Toc282726062\h6HYPERLINK\l"_Toc282726063"2.3仿真调试PAGEREF_Toc282726063\h6HYPERLINK\l"_Toc282726064"第3章编程下载与硬件测试PAGEREF_Toc282726064\h8HYPERLINK\l"_Toc282726065"3.1编程下载PAGEREF_Toc282726065\h8HYPERLINK\l"_Toc282726066"3.2硬件测试及结果分析PAGEREF_Toc282726066\h8HYPERLINK\l"_Toc282726067"参考文献PAGEREF_Toc282726067\h10HYPERLINK\l"_Toc282726068"附录(电路原理图)PAGEREF_Toc282726068\h11KEYWORDS\*MERGEFORMAT第1章总体设计方案第1章总体设计方案1.1设计原理4PPM脉冲位置调制通信技术作为一种新兴的通信技术,具有编码简单、能量传输效率高的优点。它的原理是被编码的二进制数据流每两位组合成一个数据码元组(DBP),其占用时间Dt=500ns,再将该数据码元组(DBP)分为4个125ns的时隙(chip),根据码元组的状态,在不同的时隙放置单脉冲。由于4PPM通信依赖信号光脉冲在时间上的位置传输信息,所以解调时先保证收发双方时隙同步、帧同步,然后根据脉冲在500ns周期中的位置解调出发送数据。其编码过程的输入、输出数据的对应关系可用表1.1作简要概括:表1.1输入码元输出码元001000010100100010110001要求串行输入输出,所以对信息设计编码需要先将其分组,进行串并转换后将其编码再转换输出。设计思路既然4PPM码编码是根据脉冲在一个码元组周期中的位置来进行编码的,则可以将一个码元组周期中的两个时隙进行分别标记,例如用0,1分别来代表码元组的第一,二时隙。如果脉冲存在于某个时隙中则将该时隙对应的标记值寄存下来,供后续模块处理。针对上述提出的问题,数据信息的串并转换可以通过移位寄存器实现,转换后将其每组并行输入到译码器中编码并输出,然后将已编码的并行数据送到数据选择器中,通过计数器将数据依次输出。设计环境硬件环境:伟福COP20