HDB3编码器设计码器设计.doc
上传人:sy****28 上传时间:2024-09-13 格式:DOC 页数:8 大小:25KB 金币:16 举报 版权申诉
预览加载中,请您耐心等待几秒...

HDB3编码器设计码器设计.doc

HDB3编码器设计码器设计.doc

预览

在线预览结束,喜欢就下载吧,查找使用更方便

16 金币

下载此文档

如果您无法下载资料,请参考说明:

1、部分资料下载需要金币,请确保您的账户上有足够的金币

2、已购买过的文档,再次下载不重复扣费

3、资料包下载后请先用软件解压,在使用对应软件打开

通信原理课程设计报告HDB3编码器设计班级:班级:通信指导教师:指导教师:学号:学号:姓名:姓名:设计日期:2007年11月19日至2007年11月23日第1章HDB3编码器的仿真概述概述1.1引言数字基带信号的传输是数字通信系统的重要组成部分。在数字通信中,有些场合可不经过载波调制和解调过程,而对基带信号进行直接传输。采用AMI码的信号交替反转,有可?出现四连零现象,这不利于接收端的定时信号提取。HDB3而码因其无直流成份、低频成份少和连0个数最多不超过三个等特点,而对定时信号的恢复十分有利,并已成为CCITT协会推荐使用的基带传输码型之一。为此,本文利用VHDL语言对数据传输系统中的HDB3编码器进行了设计。1.2HDB3码的编码规则HDB3码是AMI码的改进型,称为三阶高密度双极性码,它克服了AMI码的长连0串现象。HDB3码的编码规则为先检查消息代码(二进制)的连0串,若没有4个或4个以上连0串,则按照AMI码的编码规则对消息代码进行编码;若出现4个或4个以上连0串,则将每4个连0小段的第4个0变换成与前一非0符号(+1或-1)同极性的V符号,同时保证相邻V符号的极性交替(即+1记为+V,-1记为-V);接着检查相邻V符号间非0符号的个数是否为偶数,若为偶,则将当前的V符号的前一非0符号后的第1个0变为+B或-B符号,且B的极性与前一非0符号的极性相反,并使后面的非0符号从V符号开始再交替变化。2.12.1.1编码原理HDB3编码器的仿真以四连“0”的可能性通过如表1所列的多“0”消息代码进行分析,并利用EDA工具对VHDL源程序进行编译、适配、优化、逻辑综合与仿真。仿真结果显示其完全可以达到编码要求。而将HDB3编码硬件描述下载到CPLD或FPGA目标芯片中,然后连接好CC4052进行实际应用测试。(以上为三级标题,黑体,四号,左对齐。)2.1.2数字基带信号的码形数字基带信号的码型设计原则所谓数字基带信号,就是消息代码的电脉冲表示――电波形。在实际基带传输系统中,并非所有的原始数字基带信号都能在信道中传输,例如,含有丰富直流和低频成分的基带信号就不适宜在信道中传输,因为它有可能造成信号严重畸变;再例如,一般基带传输系统都是从接收到的基带信号中提取位同步信号,而位同步信号却又依赖于代码的码型,如果代码出现长时间的连“0”符号,则基带信号可能会长时间出现0电位,从而使位同步恢复系统难以保证位同步信号的准确性。实际的基带传输系统还可能提出其它要求,从而导致对基带信号也存在各种可能的要求。归纳起来,对传输用的基带信号的要求主要有两点:(1)对各种代码的要求,期望将原始信息符号编制成适合于传输用的码型;(2)对所选的码型的电波形的要求,期望电波形适宜于在信道中传输。前一问题称为传输码型的选择,后一问题称为基带脉冲的选择。这是两个既彼此独立又相互联系的问题,也是基带传输原理中十分重要的两个问题。本节讨论前一问题,后一问题将在下面几节中讨论。传输码(常称为线路码)的结构将取决于实际信道的特性和系统工作的条件。概括起来,在设计数字基带信号码型时应考虑以下原则:(1)码型中应不含直流分量,低频分量尽量少。(2)码型中高频分量尽量少。这样既可以节省传输频带,提高信道的频带利用率,还可以减少串扰。串扰是指同一电缆内不同线对之间的相互干扰,基带信号的高频分量越大,则对邻近线对产生的干扰就越严重。(3)码型中应包含定时信息。(4)码型具有一定检错能力。若传输码型有一定的规律性,则就可根据这一规律性来检测传输质量,以便做到自动监测。(5)编码方案对发送消息类型不应有任何限制,即能适用于信源变化。这种与信源的统计特性无关的性质称为对信源具有透明性。(6)低误码增殖。对于某些基带传输码型,信道中产生的单个误码会扰乱一段译码过程,从而导致译码输出信息中出现多个错误,这种现象称为误码增殖。(7)高的编码效率。(8)编译码设备应尽量简单。上述各项原则并不是任何基带传输码型均能完全满足,往往是依照实际要求满足其中若干项。2.2HDB3编码器的VHDL建模与程序设计HDB3码的VHDL建模思想是在消息代码的基础上,依据HDB3编码规则进行插人“V”符号和“B”符号的操作,且用2位二进制代码分别表示。最后完成单极性信号变成双极性信号的转换。其编码模型如图1所示。2.2.2插“V”模块的实现模块的实现插“V”模块主要是对消息代码里的四连0串的检测,即当出现四个连0串的时候,把第四个“0”变换成符号“V”,用“11”标识。“1”用“01”标识,“0”用“00”标识。其模型如图2所示,实现的VHDL结构代码如artv:2.2.2插“B”模块的实现模块的实现插“B”模