一、判断题：1、FPGA是可编程逻辑器件。（）2、PLA实现逻辑函数时，要求产生所有输入变量的最小项。（）3、PAL器件仅对逻辑宏单元OLMC进行编程。（）4、GAL是通用阵列逻辑器件，可以进行反复编程。（）5、用ROM实现组合逻辑时不对函数作任何简化。（）6、超前进位加法器比串行进位加法器慢。（）7、优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。（）8、共阴接法发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。（）9、半加器与全加器的主要区别是是否考虑来自低位的进位。（）10、MSI是大规模集成电路。（）二、填空题：1、优先编码器74LS148输入为～，输出为、、。当使能输入端，，其余输入端为1时，应为_____________。2、数据选择器是一种路输入,路输出的逻辑部件。3、组合逻辑电路任意时刻的输出仅仅取决于A，与电路的B无关；而时序逻辑电路任意时刻的输出除与A有关外，还与B有关。则选项中的A是指，B是指。4、利用共阴极接法组成的七段数码管显示数字5时，b,e段接电平，a,c,d,f,g段接电平。5、SSI是指_____________，MSI是指_____________。6、组合电路的输出只取决于___________而与______________无关。7、不仅考虑两个____________相加，而且还考虑来自__________相加的运算电路，称为全加器。8、译码器输入的是___________输出的是___________。9、一个4选1的数据选择器，应具有_____个地址输入端______个数据输入端。10、比较两个一位二进制数A和B,当A=B时输出F=1,则F的表达式是_________，当A＞B时输出Y=1,则Y的表达式是_________。11、数字电路包括和两大部分。12、数据选择器是一种路输入,路输出的逻辑部件;而数据分配器则是一种路输入,路输出的逻辑部件。13、PLD器件的基本结构包括和两部分。14、时序PLA由，和三部分组成。15、GAL器件由，和三个主要部分组成。16、七段显示译码器74LS47有个输出端,分别对应七段显示器。17、可用作多路数据分时传输的逻辑门是门。18、驱动七段数码管的译码器（CC14547）有个数据输出端。19、一个多位的串行进位加法器，最低位的进位输入端应。20、组合逻辑电路中的基本逻辑单元是，而时序逻辑电路中的基本逻辑单元是。三、选择题：1、一个四位二进制译码器,它的输出端有()个.A.1B.8C.10D.162、以下各电路中属于组合逻辑电路有()A.3、组合型的PLA()与门阵列和或门阵列均可编程与门阵列可编程,或门阵列不可编程与门阵列不可编程,或门阵列可编程D、与门阵列和或门阵列均不可编程4、下面是组合逻辑电路的是()A.触发器B.加法器C.寄存器D.计数器5、一块数据选择器有三个地址输入端，它的数据输入端有（）A.3个B.6个C.8个D.1个6、比较两个一位进制数A=A1和B=B1,当A>B时,输出F为1,则F的表达式为()A.B.C.D.7、测得某逻辑门输入A,B和输出F的波形如图,则F(A,B)的表达式是()FBAA.F=A·BB.F=A+BC.D.8、全加器逻辑符号如图所示，当“1”，“0”，“0”时，Ci和Si分别为()。A.00B．11C.01D.119、一个64选1的数据选择器有（）个选择控制信号输入端。A．6B．16C．32D．6410、数字系统与逻辑功能部件的主要区别是有没有（）A.存储器B.控制器C.加法器D.译码器11、设、为四选一数据选择器的地址码，～为数据输入，为数据输出，则输出与～和、之间的逻辑表达式为（）。A.B.C.D.12、8线—3线优先编码器的输入为I0—I7，当优先级别最高的I7有效时，其输出的值是（）。A．111B.010C13、下列消除竞争—冒险的方法中错误的是（D）。A修改逻辑设计B引入封锁脉冲C加滤波电容D以上都不对14、当与非门输入信号的变化顺序有以下三种情况，当（B）时，将可能出现竞争冒险。A.00→01→11→10B．00→01→10→11C．00→10→11→01四、分析设计题：1、(简答题)试说明组合逻辑电路和时序逻辑电路的特点。2、(简答题)试说明编码器和译码器的功能。3、下图所示是一个用四位加法器构成的代码变换电路，若输入信号E3,E2,E1,E0是余3BCD码，问：输出端S3S2S1S0是什么代码？S3S2S1S0Co四位加法器CiA3A2A1A0B3B2B1B0E3E2E1E0“1”4、一个检测信