ESD电容问题如果汽车电子模块有不用的引脚，那么我们如何去处理呢？我们在处理时，可以考虑直接连接到地平面上去。（参考福特公司的处理方案ELCOMP17）（Modulesthathavesparepins(neverusedinanyversionusingthesamePCB);thesepinsshallbetiedtothemodulegroundplane.）如果有射频接受模块的话，这些引脚的接地可能会造成射频接受性能的降低，这时候就不能使用接地的方式了，必须使用ESD的电容和放电电阻来消除静电的影响了。还有一种例外也是很常见的，如果这些不用的引脚附近有电源或者HSD输出的时候，我们就必须考虑把这些引脚接电容或者地了。显而易见的是，如果这些引脚相邻小于5mm，在不断的插拔过程中，引脚可能弯曲，这样会引起严重的断路事故，这是不被允许的。当然ESD电容和放电电阻不一定必须接到地，也可以接到阻抗低的电源。以上所有的措施都是为了防止静电从意想不到的路径传递到板上。我们看看ISO10605的描述我们在设计ESD电容的时候，电容的容值是有限的，额定电压也是有限地，该如何去选取呢？总结如下：AppliedVoltageLevelsForaspecificESDtestLevel,thelowerthevalueofcapacitanceundertest,thegreaterthevoltageapplied.HighervaluesofcapacitancecanwithstandhighlevelsofESDpulses。Theactualappliedvoltageisalsolimitedbyairdischarge,whichisafunctionofthecasesize.CapacitorCapabilitesESD电压大小和电容容值对于特定ESD测试，容值越小，加到电容上的电压越高，参考ESR放电模型可以得出这样的结论。电容容值大，可以抵抗较高的电平。实际加在电容上的电压受空气放电的影响，和外壳容器大小是相关的。DielectricmaterialsandRatedVoltageC0GwillwishstandhigherlevelsofESDforthesamevoltageratingandcapacitancevalueHighervoltageratingsareimportantifhigherESDlevelsweregoingtobeinvolvedForthesamechipsize,asthevoltageratingincreases,themaximumcapacitanceavailabledecreases填充材料和额定电压这里有几点要注意的，首先C0G这种材质的电容最稳定也是性能最好的对于过ESD实验来说，其次电容的额定电压越大过高等级的ESD实验越有帮助。最后同样尺寸的电容，额定电压增加时，容值是受限的（电容发展越来越快的情况下，这种情况在改善。）ChipSizeChipsizehaslittleeffectonbasicESDcapability,providingthesamecapacitancevalueisavailableatthesamevoltageratingForsmallerchipsizes,themaximumuavailabecapacitanceatthesamevoltageratingdecreasesReductionofchipsizeshouldbeevaluatedcarefullyforESDcriticalappliactions.ThisisespeciallytrueifitisnecessarytotradeoffvoltageratingorcapacitancevalueUseof0603chipsizeswillmostlikelyresultinlowerESDlevels.AirBreakdownisafactortobeconsideredChipsizessamllerthan0603shouldnotbeusedinESDcriticalApplications电容封装大小电容大小对ESD能力影响不大，如果是同样的容值和同样的额定电压的情况下。越小的封装，其最大可实现的容值是受限制的，在额定电压情况相同的条件下。减小电容封装在严酷的ESD要求下需要谨慎。0603的电阻普遍用在低ESD要求下，空气击穿是一个主要因素。小于0603不能使用。VoltageCoefficientC0Gdielectricmaterialsareclosetoideal,andarenotaffectedbyvoltageco