VHDL产生伪随机数.doc
上传人:yy****24 上传时间:2024-09-10 格式:DOC 页数:2 大小:26KB 金币:16 举报 版权申诉
预览加载中,请您耐心等待几秒...

VHDL产生伪随机数.doc

VHDL产生伪随机数.doc

预览

在线预览结束,喜欢就下载吧,查找使用更方便

16 金币

下载此文档

如果您无法下载资料,请参考说明:

1、部分资料下载需要金币,请确保您的账户上有足够的金币

2、已购买过的文档,再次下载不重复扣费

3、资料包下载后请先用软件解压,在使用对应软件打开

LibraryIEEE;useIEEE.std_logic_1164.all;useIEEE.std_logic_arith.all;entitylfsrisgeneric(data_width:natural:=8);port(clk:instd_logic;reset:instd_logic;data_out:outUNSIGNED(data_width-1downto0));endlfsr;architecturertloflfsrissignalfeedback:std_logic;signallfsr_reg:UNSIGNED(data_width-1downto0);beginfeedback<=lfsr_reg(7)xorlfsr_reg(0);latch_it:process(clk,reset)beginif(reset='1')thenlfsr_reg<=(others=>'0');elsif(clk='1'andclk'event)thenlfsr_reg<=lfsr_reg(lfsr_reg'high-1downto0)&feedback;endif;endprocess;data_out<=lfsr_reg;endRTL;ReferenceURL:http://www.dz3w.com/eda/edasrc/6153.html