在PLD开发中提高VHDL的综合质量在PLD开发中提高VHDL的综合质量摘要：介绍可编程逻辑器件的开发流程，叙述EDA工具QuartusII和LeonardoSpectrum在Altera公司CPLD器件开发中的应用，给出提高VHDL综合质量的几点经验。关键词：电子设计自动化可编程逻辑器件硬件描述语言逻辑综合引言随着计算机与微电子技术的发展，电子设计自动化EDA（ElectronicDesignAutomation）和可编程逻辑器件PLD（ProgrammableLogicDevice）的发展都非常迅速，熟练地利用EDA软件进行PLD器件开发已成为电子工程师必须掌握的基本技能。先进的EDA工具已经从传统的自下而上的设计方法改变为自顶向下的设计方法，以硬件描述语言HDL（HardwareDescriptionLanguage）来描述系统级设计，并支持系统仿真和高层综合。ASIC（ApplicationSpecificIntegratedCircuit）的设计与制造，电子工程师在实验室就可以完成，这都得益于PLD器件的出现及功能强大的EDA软件的支持。现在应用最广泛的高密度PLD器件主要是现场可编程门阵列FPGA（FieldProgrammableGateArray）和复杂可编程逻辑器件CPLD（ComplexProgrammableLogicDevice）。EDA软件方面，大体可以分为两类：①PLD器件厂商提供的EDA工具。较著名的如：Altera公司的Max+plusII和QuartusII、Xilinx公司的FoundationSeries、Latice-Vantis公司的ispEXERTSystem。②第三方专业软件公司提供的EDA工具。常用的综合工具软件有：Synopsys公司的FPGACompilerII、ExemplarLogic公司的LeonardoSpectrum、Synplicity公司的Synplify。第三方工具软件是对CPLD/FPGA生产厂家开发软件的补充和优化，如通常认为Max+plusII和QuartusII对VHDL/VerilogHDL逻辑综合能力不强，如果采用专用的HDL工具进行逻辑综合，会有效地提高综合质量。1PLD器件的开发CPLD/FPGA设计越来越复杂，使用硬件描述语言设计可编程逻辑电路已经成为大势所趋，目前最主要的硬件描述语言是：VHDL(VeryHighSpeedIntegratedCircuitHDL)和VerilogHDL。两种语言都已被确定为IEEE标准。用VHDL/VerilogHDL语言开发可编程逻辑电路的完整流程为：①文本编辑。用任何文本编辑器都可以，但通常在专用的HDL编辑环境中进行。因为专业的集成开发环境通常提供各种结构模板，并且可以自定义各种要素（例如关键字、字符串、注释等）的色彩显示，提高可读性，提高输入效率。②功能仿真。将文件调入HDL仿真软件进行功能仿真，检查逻辑功能是否正确。③逻辑优化与综合。将源文件调入逻辑综合软件进行逻辑分析处理，即将高层次描述（行为或数据流级描述）转化为低层次的网表输出（寄存器与门级描述），逻辑综合软件会生成EDIF（ElectronicDesignInterchangeFormat）格式的EDA工业标准文件。这步在PLD开发过程中最为关键，影响综合质量的因素有两个，即代码质量和综合软件性能。④适配与分割。如果整个设计超出器件的宏单元或I/O单元资源，可以将设计划分到多片同系列的器件中。⑤装配或布局布线。将EDIF文件调入PLD厂家提供的软件中进行装配（对于CPLD）或布局布线（对于FPGA），即将设计好的逻辑写入CPLD/FPGA器件中。⑥时序仿真。即延时仿真，由于不同器件、不同布局布线，给延时造成的影响不同，因此对系统进行时序仿真，检验设计性能，消除竞争冒险是必不可少的步骤。利用VHDL语言进行PLD设计开发的基本流程如图1所示。如果选用Altera公司CPLD器件作为目标器件，上述过程可以在Altera公司提供的Max+plusII或QuartusII集成开发环境中完成，但如果选用专用的EDA综合工具作为补充，完成逻辑优化与综合，设计质量会更好。第三方综合软件的主要功能就是对HDL语言的源文件进行逻辑综合，生成.edf的EDA工业标准文件，然后在PLD厂家提供的开发软件中调入.edf文件，进行编译、仿真、器件编程等过程，最终完成整个设计。针对Altera公司CPLD器件，我们选用QuartusII+LeonardoSpectrum的EDA组合开发方式，更重要的是，广大学习爱好者可以在www.altera.com网站免费获得。下面对两款软件作简要介绍。2QuartusII软件的应用QuartusII是Altera公司的第四代可