第4章基于ARM的硬件结构设计软硬件框架图智能监控器系统体系结构4.1.1、嵌入式系统的设计原则和步骤1）、需求分析阶段需求分析-罗列用户的需求1/2需求分析-罗列用户的需求2/22）体系结构设计3）详细设计阶段-硬件与软件划分详细设计阶段-硬件设计详细设计阶段-软件设计详细设计阶段-检查设计4）系统集成基于分层和模块化的嵌入式系统设计方法4.1.2嵌入式系统选型原则4)系统定制能力6)中文内核支持2、嵌入式操作系统选择原则4.1.3嵌入式系统开发环境、方法和开发经验嵌入式系统开发流程框图ARM实验平台与PC机连接关系框图5、嵌入式系统开发经验扩展接口的开发尽可能采用FPGA或CPLD等器件开发。这类器件都有开发平台的支持，开发难度较小，开发出的硬件性能可靠、结构紧凑、利于修改、保密性好。在扩展了RS-232等标准串口以后，嵌入式系统可和PC机通信，对于众多测控方面的人机对话、报表输出、集成控制等功能进行优势互补。C语言是普及最广泛的程序设计语言，它既有高级语言的各种特点，又可对硬件进行操作，并可进行结构化程序设计，用C语言编写的程序较容易移植。目前已有专用的C语言编译器，它们可生成简洁可靠的目标代码，在代码效率和代码执行速度上完全可以和汇编媲美。有时开发一个嵌入式系统应用项目，在仿真调试完成后系统运行正常，而接入现场后出现不能正常运行或运行时好时坏，脱离现场后一切正常，这种现象就涉及到可靠性问题。解决这种问题可以从以下几个方面考虑：1）选择性能好、抗干扰能力强的供电系统，尽量少地从电源引入干扰；2）设计电路板时排除可能引起干扰的因素，合理布线，避免高频信号的干扰；3）选择较好的接地方式，如模拟地和数字地采用一点接地方式，驱动大电流信号时采用光电隔离；4）数据采集时进行数字滤波处理，常用的数字滤波方式有：程序判断滤波、中位值滤波、算术平均滤波、递推平均滤波法、防脉冲干扰平均值滤波、一阶滞后滤波等。由于干扰问题可能是由于不同的原因引起，在设计时要根据项目应用场所分析可能出现的干扰，有目的地设计抗干扰电路。其中，开发平台部分为用户提供了一个简易，方便的开发环境，使用户可对单片机应用项目进行可视化开发硬件智能开发部分提供了一个通过选项开发硬件原理图的方法，这个过程中根据硬件方案平台自动的生成一部分配套软件。可视化软件开发可简单方便的开发出用户程序，成品系统库中有大量已开发成功的项目，在产品开发时如开发项目功能相近，只要略加修改便可成为一个新的项目。成品系统库开发为用户升级成品库提供了一个开放式的环境。子程序开发中为子程序的升级提供了一个开放式的环境。实用信息部分提供了开发方面用到的大量实用信息4.1.4嵌入式系统设计的层次和设计架构4.2微处理器系统的硬件设计4.2.1ARM微处理器芯片选型的一般原则ARM处理器本身是32位设计，但也配备16位指令集，以允许软件编码为更短的16位指令。与等价的32代码相比，占用的存储器空间可节省高达35%，然而保留了32位系统所有的优势。ARM还提供了两个前沿特性——嵌入式ICE—RT逻辑和嵌入式跟踪宏核系列，用以辅助带嵌入式处理器核的、高集成的SOC器件的调试。ARM业界领先的跟踪解决方案——嵌入式跟踪宏单元（ETM,EmbeddebTraceMacrocell），被设计成驻留在ARM处理器上，用以监控内部总线，并能以核速度无妨碍地跟踪指令和数据的访问。*基于ARM7架构的嵌入式芯片Samsung3C44B0x芯片*8MBSDRAM，1MB线性Flash、16MB非线性Flash*接口丰富：串口、USB等*键盘输入，320240分辨率16级灰度LCD显示*10M以太网口，支持TCP/IP协议*触摸屏*预留A/D、I/D、SPI、I2C、IIS等总线接口嵌入式硬件平台体系结构图4.2.2多路时钟电路的设计4.2.3系统复位电路的设计系统复位电路图初始化内容4.2.4电源管理器4.3存储系统的分析与设计高速缓冲存储器4.3.1存储系统的构成分析1）存储器接口2）典型系统中存储体的分配情况系统的存储空间分配Bank5：RTL8019AS，ISA总线兼容的10M以太网（PHY＋MAC层）控制芯片。占用系统外部中断1，16位数据总线；扩展IO口Bank6：SDRAM，起始地址为0xC000000。在SDRAM中，前512Kbyte的空间划分出来，作为系统的LCD显示缓冲区使用（更新其中的数据，就可以更新LCD的显示）。系统的程序存储空间从0xC080000开始。也就是，引导系统的时候，需要把system.bin文件复制到0xC080000开始的地址空间，把PC指针指向0xC080000。Bank7：未使用。可以扩展另一片SDRAM，或者其他