以下资料是从学长那拿的，仅供参考！嵌入式微处理器的体系结构：冯·诺依曼（VonNeumann）结构特点：1、程序和数据共用一个存储空间，程序指令存储地址和数据存储地址指向同一个存储器的不同物理位置；2、程序和数据使用统一的地址总线和数据总线，并且程序指令和数据的宽度相同3、程序指令和数据的存储位置都是由程序计数器的寄存器表示操作过程：处理器执行指令时，先从储存器中取出指令解码，再取操作数执行运算，即使单条指令也要耗费几个甚至几十个周期，在高速运算时，在传输通道上会出现瓶颈效应。哈佛(Harvard)结构特点：1、程序和数据存储在不同的存储空间中,即程序存储器和数据存储器是两个相互独立的存储器;2、每个存储器独立编址、独立访问;3、系统中具有程序的数据总线与地址总线，数据的数据总线与地址总线操作过程：在一个机器周期内,通过程序总线和数据总线能够同时获取指令字（来自程序存储器）和操作数（来自数据存储器），从而提高执行速度，提高数据的吞吐率。又由于程序和数据存储器在两个分开的物理空间中，因此取指和执行能完全重叠，具有较高的执行效率。嵌入式微处理器的指令集复杂指令集计算机（CISC）体系特点：1、计算机各种指令的使用频率相差悬殊，即指令的2/8规律;2、为了支持目标程序的优化，增加了许多复杂的指令，用一条指令来代替一串指令。通过增强指令系统的功能，简化软件，但是增加了硬件的复杂程度;3、为了实现大量复杂的指令，控制逻辑极不规整，给VLSI工艺造成很大困难精简指令集计算机（RISC）体系结构特点：1、优先选取使用频率最高的、很有用但不复杂的指令；2、编码长度固定，通常4个字节；3、采用Load/Store指令访问存储器，其余指令的操作都在寄存器之间进行；4、大部分指令控制在一个或小于一个机器周期内完成；5、以硬布线控制逻辑为主，不用或少用微码控制；信息存储的字节顺序大端和小端存储法小端字节顺序存储法低字节数据存放在内存低地址处，高字节数据存放在内存高地址处大端字节顺序存储法高字节数据存放在低地址处，低字节数据存放在高地址处举例：假设一个32位字长的微处理器上定义一个int类型的常量a，其内存地址位于0x6000处，其值用十六进制表示为0x23456789地址0x60000x60010x60020x6003数据（十六进制）0x890x670x450x23数据（二进制）01100111010001010010001100000001（a）小端存储法地址0x60000x60010x60020x6003数据（十六进制）0x230x450x670x89数据（二进制）01100111010001010010001100000001（b）大端存储法第二讲处理器的工作状态ARM7TDMI处理器有两种工作状态:ARM-32-bit,按字排列的ARM指令集Thumb-16-bit,按半字排列的Thumb指令集ARM7TDMI核的操作状态可能通过BX指令(分支和交换指令）在ARM状态和Thumb状态之间切换处理器模式说明备注用户(usr)正常程序执行模式不能直接切换到其它模式系统(sys)运行操作系统的特权任务与用户模式类似，但具有可以直接切换到其它模式等特权快中断(fiq)支持高速数据传输及通道处理FIQ异常响应时进入此模式中断(irq)用于通用中断处理IRQ异常响应时进入此模式管理(svc)操作系统保护模式系统复位和软件中断响应时进入此模式中止(abt)用于支持虚拟内存和/或存储器保护在ARM7TDMI没有大用处未定义(und)支持硬件协处理器的软件仿真未定义指令异常响应时进入此模式用户系统：这两种模式都不能由异常进入，而且它们使用完全相同的寄存器组。处理器模式说明备注用户(usr)正常程序工作模式不能直接切换到其它模式系统(sys)用于支持操作系统的特权任务等与用户模式类似，但具有可以直接切换到其它模式等特权快中断(fiq)支持高速数据传输及通道处理FIQ异常响应时进入此模式中断(irq)用于通用中断处理IRQ异常响应时进入此模式管理(svc)操作系统保护代码系统复位和软件中断响应时进入此模式中止(abt)用于支持虚拟内存和/或存储器保护在ARM7TDMI没有大用处未定义(und)支持硬件协处理器的软件仿真未定义指令异常响应时进入此模式寄存器类别寄存器在汇编中的名称各模式下实际访问的寄存器用户系统管理中止未定义中断快中断通用寄存器和程序计数器R0(a1)R0R1(a2)R1R2(a3)R2R3(a4)R3R4(v1)R4R5(v2)R5R6(v3)R6R7(v4)R7R8(v5)R8R8_fiq*R9(SB,v6)R9