主要内容1CONFIG寄存器2时钟发生模块CGM与锁相环PLL3中断4复位14.1CONFIG14.1CONFIG（1）CONFIG2($001E)数据位D7D6D5D4D3D2D1D0定义OSCSTOPENBSCIBDSRC复位00000000D1—OSCSTOPENB位：振荡器STOP模式下允许位=1，STOP模式下允许振荡器工作，如唤醒时基模块=0，STOP模式下禁止振荡器工作D0—SCIBDSRC位：SCI波特率时钟源控制位=1，SCI用内部总线时钟=0，SCI用外部振荡器时钟14.1CONFIG14.1CONFIG数据位D7D6D5D4D3D2D1D0定义COPRSLVISTOPLVIPWRDLVIRSTDLIV50R3SSRECSTOPCOPD复位00000000D7—COPRS位：COP溢出的范围选择，=1，213-24个CGMXCLK后COP溢出，=0，218-24个CGMXCLK后COP溢出。D6—LVISTOP：STOP模式下允许低电压(LVI)D5—LVIRSTD：禁止LVI复位D4—LVIPWRD：禁止LVI电源D3—LVI5OR3：LVI的5V或者3V操作模式选择D2—SSREC位：快速STOP模式恢复选择，=1，32个CGMXCLK，=0，4096个CGMXCLKD1—STOP：允许STOP指令D0—COPD：禁止COP(2)CONFIG1($001F)CONFIGCONFIGvoidMCUInit(void){//1.设置CONFIG2,CONFIG1//1.1设置CONFIG2CONFIG2=0b00000001;//||_SCIBDSRC=1内部总线时钟用作SCI时钟//|__OSCSTOPENB=0stop模式下禁止振荡器//1.2设置CONFIG1CONFIG1=0b00111101;//||||||||_COPD=1禁止COP模块//|||||||__STOP=0禁止STOP指令//||||||___SSREC=132个CGMXCLK周期退出STOP//|||||____LVI5OR3=1LVI工作在5V//||||_____LVIPWRD=1禁止LVI模块电源//|||______LVIRSTD=1禁止LVI复位信号//||_______LVISTOP=0在stop模式下禁止LVI//|________COPRS=0COP溢出范围使用长的时间……14.2CGM14.2CGMPLLPLL14.2.1PLL（1）锁相与频率合成技术①锁相：相位自动控制，以便得到频带范围宽、波道多、稳定度高、精度高的频率源。②频率合成技术：将一个或几个高稳定度和高精度的频率源(一般由晶体振荡器产生)进行加减(混频)，乘(倍频)，除(分频)运算，产生同样稳定度和精度的大量离散频率信号的技术。14.2.114.2.1PLLPLL③直接频率合成：将晶体振荡器产生的频率信号通过谐波发生器产生一系列频率信号后，再进行倍频、分频和混频，最后得到大量的频率信号。优点：稳定度高，转换时间短(可达微秒量级)、频率间隔小。缺点：要使用大量混频器、滤波器等，导致体积大，成本高，安装调试复杂，故只用于频率精度要求很高的场合。④间接频率合成：利用锁相技术产生大量的具有高稳定度和高精度的频率源。也称为锁相环频率合成器。优点：体积小、重量轻、成本低、安装和调试简单。在性能上逐渐接近直接频率合成器，应用广泛。14.2.2GP3214.2.2GP32CGMCGM（1）CGM内部结构框图CGMVCLK时钟选择电路CGMOUTSIMCGMRCLK基准分频器压控振荡器VCO滤波器鉴相器反馈分频器CGMRDVCGMVDVPLL电路晶体振荡电路CGMXFCVDDAVSSAOSC1OSC2CGMXCLKSIM、TBM、ADC等CGMCGM晶体振荡电路：通过外接石英或陶瓷振荡器产生稳定不变的时钟信号CGMXCLK直接输给系统集成模块SIM和AD转换器。同时也输出到时钟选择模块。CGMXCLK经过缓冲后输出到锁相环频率合成器，作为PLL信号源，称为CGMRCLK。锁相环频率合成器：PLL电路通过压控振荡器（VCO）产生