前面几章PPT后面的习题课堂上已讲过，不再给答案。第8章组合逻辑电路1．组合逻辑电路任何时刻的输出信号，与该时刻的输入信号有关，与电路原来所处的状态无关。2．组合逻辑电路的竞争冒险是由于（C）引起的。A．电路不是最简B．电路有多个输出C．电路中存在延迟D．电路中使用不同的门电路3．全加器逻辑符号如下图所示，当Ai=“0”，Bi=“0”，Ci-1=“1”时，Ci和Si分别为（A）。A．Ci=0，Si=1B．Ci=1，Si=0C．Ci=1，Si=1D．Ci=0，Si=04．在常用的组合电路中，编码器与（C）操作相反。A．加法器B．数值比较器C．译码器D．数据选择器第9章触发器与时序逻辑电路1．下列逻辑电路中，属于时序逻辑电路的是（C）。A.加法器B.数值比较器C.触发器D.译码器2．欲使JK触发器按Qn+1=Qn工作，可使JK触发器的输入端（A）。A.J=K=0B.J=Q，K=C.J=，K=QD.J=Q，K=03．具有置“0”、置“1”、“保持”和“计数翻转”功能的触发器是（A）。A．JK触发器B．D触发器C．T触发器D．RS触发器4．触发器接法如下图所示，能实现Qn+1=的电路是（B）。A.B.C.D.5．集成十进制加法计数器初态为Q3Q2Q1Q0=1001，经过5个CP脉冲后，计数器状态为（B）。A．0000B．0100C．0101D．11106．一个五位二进制加法计数器，由00000状态开始，经过169个输入脉冲后，此计数器的状态为（D）。A．00111B．00101C．01000D．010017．要构成五进制计数器，至少需要（B）个触发器。A.2B.3C.4D.51．触发器按功能，可分为RS、D、JK、T和T’。2．用4个触发器可以存储4位二进制数。4．利用D触发器，当D端与相连时，转化为T’触发器。