3.2.48086/8088引脚及其功能图3.78086/8088CPU引脚引脚定义的方法可大致分为：每个引脚只传送一种信息（如RD）；电平的高低代表不同的含义（如M/IO）；在不同模式下有不同的名称和定义（如WR/LOCK）；分时复用引脚（如AD15～AD0）；引脚的输入、输出分别传送不同的信息（如RQ/GT0）一．8086CPU引脚8086CPU引脚按功能可分为三大类：电源线和地线，地址/数据引脚以及控制引脚。1．电源线和地线电源线VCC（第40引脚）：输入，接入10%单一+5V电源。地线GND（引脚1和20）：输入，两条地线均应接地。2.地址/数据(状态)引脚地址/数据分时复用引脚AD15AD0（AddressData）：引脚39及引脚216，传送地址时单向输出，传送数据时双向输入或输出。地址/状态分时复用引脚A19/S6A16/S3（Address/Status）：引脚3538，输出、三态总线。当CPU访问存储器时，输出A19A16，与AD15AD0一起构成访问存储器的20位物理地址；访问I/O端口时，不使用这4个引脚，A19A16保持为0。A19/S6A16/S3作为状态线时：S6恒为0，表示8086CPU当前与总线相连；S5表示中断允许标志位IF的当前值，IF=1时，S5为1，否则为0；S4S3用来指示当前正在使用哪个段寄存器，如表3.3所示。表3.3S4与S3组合代表的正在使用的寄存器3.控制引脚(1)NMI(Non-MaskableInterrupt)：引脚17，非屏蔽中断请求信号，输入，上升沿触发。此请求不受IF状态的影响，只要此信号一出现，在当前指令执行结束后立即进行中断处理。(2)INTR(InterruptRequest)：引脚18，可屏蔽中断请求信号，输入，高电平有效。CPU在每个指令周期的最后一个时钟周期检测该信号是否有效，若此信号有效，表明有外设提出了中断请求，这时若IF=1，则当前指令执行完后立即响应中断；若IF=0，则中断被屏蔽，外设发出的中断请求将不被响应。程序员可通过指令STI或CLI将IF标志位置1或清零。(3)CLK(Clock)：引脚19，系统时钟，输入。它通常与8284A时钟发生器的时钟输出端相连。该时钟信号有效高电平与时钟周期的比为1∶3。(4)RESET：引脚21，复位信号，输入，高电平有效。复位信号使处理器马上结束现行操作，对处理器内部寄存器进行初始化。8086/8088要求复位脉冲宽度不得小于4个时钟周期。复位后，内部寄存器的状态如表3.4所示。系统正常运行时，RESET保持低电平。表3.4复位后内部寄存器的状态(5)READY：引脚22，数据“准备好”信号线，输入。它实际上是所寻址的存储器或I/O端口发来的数据准备就绪信号，高电平有效。CPU在每个总线周期的T3状态对READY引脚采样，若为高电平，说明数据已准备好；若为低电平，说明数据还没有准备好，CPU在T3状态之后自动插入一个或几个等待状态TW，直到READY变为高电平，才能进入T4状态，完成数据传送过程，从而结束当前总线周期。READY引脚的作用(6)：引脚23，等待测试信号，输入。当CPU执行WAIT指令时，每隔5个时钟周期对引脚进行一次测试。若为高电平，CPU就处于空转状态进行等待，直到引脚变为低电平，CPU结束等待状态，执行下一条指令，以使CPU与外部硬件同步。(此引脚主要用于与8087相连）(7)(Read)：引脚32，读控制信号，输出。当=0时，表示将要执行一个对存储器或I/O端口的读操作。到底是从存储单元还是从I/O端口读取数据，取决于(8086)或(8088)信号。(8)BHE/S7(BusHighEnable/Status)：引脚34，高8位数据总线允许/状态复用引脚，输出。BHE在总线周期的T1状态时输出，当该引脚输出为低电平时，表示当前数据总线上高8位数据有效。该引脚和地址引脚A0配合表示当前数据总线的使用情况，如表3.5所示。S7在8086中未被定义，暂作备用状态信号线。表3.5BHE与地址引脚A0编码的含义(9)MN/MX(Minimum/Maximummodecontrol)：引脚33，最小/最大方式控制信号，输入。该引脚接高电平时，8086/8088CPU工作在最小方式，在此方式下，全部控制信号由CPU提供；该引脚接低电平时，8086/8088工作在最大方式，此时第2431引脚的功能示于图3.7括号内，这时，CPU发出的控制信号经8288总线控制器进行变换和组合，从而使总线的控制功能更加完善。2.8086最小工作方式及引脚2431的定义当MN/MX接高电平时，系统工作于最小方式，即单处理器方式，它适用于较小规模的微机系统。