第二章微机基本组成电路基本门电路与、或、非门：最基本的门电路，将它们适当地连接，可得到任意复杂的逻辑功能与非、或非、异或门与非门：是数字集成电路中构成其它器件的基础二进制加/减法电路ALU：算术逻辑单元–在加/减法电路基础上增加逻辑运算功能，即可构成CPU的运算器核心基本时序逻辑电路时序逻辑电路与组合逻辑电路的区别组合电路：–输出只与输入有关•时序电路：–输出不仅与当时的输入有关，还与过去的历史有关，与过去的时间有关–利用这一点，可以产生具有记忆能力的电路触发器：Trigger，微机的记忆细胞，具有记忆功能的基本单元电路,能存储一位二进制代码–2个互为反相的输出端–稳态：当输入不发生变化时，2个输出保持稳定不变，可储存1个二进制位–翻转：当输入满足一定变化条件时，输出将发生由0到1或由1到0的变化触发器,是组成时序电路必不可少的重要组成部分.具有以下基本特点.(1)具有两个稳定的(0和1)状态,能存储一位二进制信息;(2)根据不同的输入,可将输出置成0或1状态;(3)当输入信号消失后,被置成的状态能保存下来.触发器有两个稳定的状态，即0和1，所以触发器也被称为双稳态电路。与双稳态电路不同，单稳态触发器只有一个稳定的状态。这个稳定状态要么是0，要么是1。RS触发器：是其它触发器的基础•R表示Reset，S表示Set•时钟同步：将R、S与时钟相与，使置位或复位在时钟信号的高电平期间才发生复位端R有信号，置位端S无信号时，触发器置0复位端R无信号，置位端S有信号时，触发器置1复位端R有信号，置位端S有信号时，触发器保持原状态:Qn+1=Qn复位端R无信号，置位端S无有信号时，触发器输出不确定。门控RS触发器D触发器：是构成寄存器的主要器件特点：当一个时钟信号到来时，D端输入将会翻转到Q端输出上D触发器74LS273（8D触发器）JK触发器：是构成计数器的理想器件•根据2个输入的不同组合，JK触发器可呈现出4种不同的工作状态反转：利用该状态实现计数器，CLK的输入端串有RC电路，以获得正边缘触发的工作方式。寄存器：是由若干触发器和控制门组成的逻辑电路，其功能是暂存数据或指令。如下图，由4个正沿触发的D触发器组成的4D寄存器。CLR=0时各触发器均置0CLR=1时CLK正跳变沿到来各触发器Q=D缓冲器与锁存器：区别在于CLK的信号形式上缓冲器：连续CLK信号。只要输入有变化，就会马上反映到输出上锁存器：可控的高电平信号。当需要寄存输入时，产生一个有效的锁存信号；而当该信号保持无效时，无论输入怎么变化，输出都不会发生变化典型应用：装入控制门电路：L门移位寄存器：用以实现快速乘、除法或其它逻辑功能注意与缓冲器、锁存器的区别左移寄存器和右移寄存器计数器一种特殊的寄存器，能将自身寄存的二进制数加1或者减1。串行计数器：行波计数器，由JK触发器构成并行(同步)计数器：同步计数器，可克服串行计数器所固有的缺陷，提高计数速度可控计数器：将J、K端连接至一控制信号环形计数器：环行置位器，节拍发生器特点：可保证唯一的“1”在各位环行出现作用：产生机器节拍，发出顺序控制信号计数器计数器的分类程序计数器PC：对程序指令计数，可表征指令的执行情况和当前位置累加器一种特殊的移位寄存器并非用于加法，而是作为ALU的主要操作数来源及结果存放处。三态门的作用：实现总线机制三态输出门具有高电平、低电平和高阻抗三种输出状态。原理：在Enable使能端的控制下，除输出正常的高、低电平外，还能输出高阻状态三态缓冲器三态门和D触发器双向三态缓冲器74LS373Intel8282Intel828674LS2452.5总线结构如：CON=10010000CON=01100000CON=01001000CON=01000010CON=00100001CON=100001002.6存储器为了便于存入和取出，每个存储单元必须有一个固定的地址，为了减少存储器向外引出的地址线，在存储器内部都自带有译码器。分类：一类用于保存正在处理的指令和数据，CPU可以直接对它进行访问。通常称为主存储器或内存储器。一类由能记录信息的装置组成，CPU需要使用其所存放的信息时，须将信息送到前一类存储器。通常称为外存储器或海量(massstorage)存储器。存储系统的层次结构40按存取方式分类分为随机存取存储器、只读存储器两种形式。(1)随机存储器RAM(RandomAccessMemory)又称读写存储器，指能够通过指令随机地、个别地对其中各个单元进行读/写操作的一类存储器。按照存放信息原理的不同，随机存储器又可分为静态和动态两种。静态RAM是以双稳态元件作为基本的存储单元来保存