2.1ISE12.1软件综述2.1.1ISE12.1套件分类除了性能(xìngnéng)上的改进之外，ISE12.1设计套件依然延续了在ISE11.1中提供的针对四个特定领域而优化配置版本的解决方案：逻辑版本(LogicEdition)、DSP版本(DSPEdition)、嵌入式版本(EmbeddedEdition)和系统版本(SystemEdition)。每一版本都提供了完整的FPGA设计流程，并且专门针对特定的用户群体(工程师)和特定领域的设计方法及设计环境要求进行了优化，从而使设计人员能够将更多精力集中于开发具有竞争力的差异化产品和应用。这4种版本的功能分别如下：(1) ISE设计套件逻辑版本针对采用赛灵思基础目标设计平台，主要关注逻辑和连接功能。(2) ISE设计套件DSP版本针对采用赛灵思DSP领域目标设计平台，主要面向算法、系统和硬件(yìnɡjiàn)的设计人员而优化。(3) ISE设计套件嵌入式版本针对采用赛灵思嵌入式领域目标设计平台的嵌入式系统设计人员(硬件(yìnɡjiàn)和软件设计师)而优化。(4) ISE设计套件系统版本针对采用赛灵思连接领域目标设计平台的系统设计人员而优化。2.1.2ISE12.1功能介绍ISE12.1工具涵盖了整个FPGA开发流程，包括了设计输入、综合、仿真、实现以及下载各个步骤。采用ISE集成环境可以独立完成(wánchéng)整个XilinxFPGA的开发，而无须借助其他第三方开发工具。(1)设计输入：ISE12.1提供的设计输入工具包括HDL代码的输入，原理图编辑工具，用于IPCore的CoreGenerator，以及用于约束文件编辑的ConstraintsEditor等软件。(2)综合：ISE12.1自带的综合工具为XST，还可以与业界非常优秀的综合工具—MentorGraphic公司的LeonardoSpectrum和Synplicity公司的Synplify实现无缝链接。(3)仿真：ISE12.1自带ISim仿真工具，同时提供使用MentorGraphic公司的ModelSim各个版本的仿真接口。(4)实现：包括(bāokuò)对综合文件的翻译、映射、布局布线等，还包括(bāokuò)时序分析、增量设计、手动布局约束等高级功能。(5)下载：包括(bāokuò)生成bit流文件，还包括(bāokuò)一个专用的下载软件IMPACT，可以进行设备通信和配置，并将程序烧写到FPGA芯片中去。使用ISE进行FPGA设计的各个过程可能涉及的工具如表2-1所示。/2.1.3ISE12.1用户界面和菜单操作ISE用户界面如图2-1所示。界面各分区及功能如下：(1)标题栏：主要显示当前工程的名称和当前打开的文件名称。(2)菜单栏：主要包括“文件(File)”、“编辑(Edit)”、“视图(View)”、“工程(Project)”、“源文件(Source)”、“操作(Porcess)”、“工具(Tools)”、“窗口(chuāngkǒu)(Window)”、“布局(Layout)”和“帮助(Help)”等10个下拉菜单。其使用方法和常用的Windows软件类似。(3)工具栏：为方便用户操作而提供的常用命令快捷键。随着版本升级，提供的快捷键越来越多。(4)设计管理区：提供工程以及相关文件的显示和管理功能，包括设计源文件视图和仿真源文件视图。源文件视图显示了源文件的层次和分类关系。(5)过程管理区：本窗口显示的内容取决于工程管理区中所选定(xuǎndìnɡ)的文件，相关的操作和FPGA设计的流程相关，不仅显示当前进行的步骤，而且还用动态图标的方式显示当前的操作。图2-1ISE用户界面(yònɡhùjièmiàn)(6)信息显示区：显示ISE中的处理信息，如操作步骤信息、告警信息和错误(cuòwù)信息等，信息显示区的下面有控制台信息区(Console)和文件查找区(FindinFilesResults)。如果编译过程出现错误(cuòwù)，双击信息显示区的告警和错误(cuòwù)标志，就能自动切换到源代码出错的地方。2.2S3开发板简介DigilentS3开发板是基于Spartan-3系列FPGA(XC3S200)所开发的一款FPGA入门级学习与验证板，包含丰富的外围接口，是初学者学习数字电路设计的良好平台。其外观图如图2-2所示。结构框图如图2-3所示。其主要器件以及包含的接口如下：(1) XilinxSpartan-3SC3S200FPGA器件(XC3S200-FT256)；(2) 2Mb的XilinxXCF02S配置(pèizhì)PROM；(3) 2个256K × 16异步静态SRAM(ISSIIS61LV25616AL-10T)；(4) VGA显示端口；(5) RS232串