第2章ARM7体系结构第2章目录第2章目录ARM简介将技术授权给其它芯片厂商2.1ARM7体系结构1.RISC处理器2.ARM7体系结构每条数据处理指令可同时包含算术逻辑单元（ALU）的运算和移位处理，实现ALU和移位器的最大利用；使用地址自增和自减的寻址方式优化程序循环；装载/保存指令对数据的批量传输，实现最大数据吞吐量;大多数指令的条件执行，实现最快速的代码执行。3.ARM7处理器的三级流水线三级流水线结构的指令执行顺序程序清单2‑1第2章目录处理器状态ARM处理器模式处理器模式特权模式异常模式用户和系统模式ARM7处理器约定了进入到5种异常模式的对应事件：管理模式（svc）：复位或执行SWI软中断指令时，进入该模式。终止模式（abt）：处理器访问存储器失败时，进入该模式。未定义指令模式（und）：处理器遇到不支持的指令时，进入该模式。中断模式（irq）：处理器响应irq中断时，进入该模式。快中断模式（fiq）：处理器响应fiq中断时，进入该模式。第2章目录1.ARM7的寄存器寄存器类别寄存器类别寄存器类别寄存器类别寄存器类别寄存器类别寄存器类别寄存器类别寄存器类别寄存器类别2.ARM处理器特别功能寄存器程序计数器（PC）返回连接寄存器（LR）当前程序状态寄存器（CPSR）和存储程序状态寄存器（SPSR）3.Thumb状态下的寄存器Thumb状态各模式下的寄存器Thumb状态下的通用寄存器Thumb状态下的堆栈指针寄存器（SP）Thumb状态下的链接寄存器R14（LR）第2章目录程序状态寄存器ARM7TDMI内核包含1个CPSR和5个供异常处理程序使用的SPSR。CPSR反映了当前处理器的状态，其包含：4个条件代码标志（负(N)、零(Z)、进位(C)和溢出(V)）；2个中断禁止位，分别控制一种类型的中断；5个对当前处理器模式进行编码的位；1个用于指示当前执行指令(ARM还是Thumb)的位。程序状态寄存器3.8程序状态寄存器3.8程序状态寄存器3.8程序状态寄存器3.8程序状态寄存器3.8程序状态寄存器3.8程序状态寄存器3.8程序状态寄存器M[4:0]3.8程序状态寄存器第2章目录1.ARM7的异常2.ARM7的异常处理ARM异常第2章目录1.ARM7处理器寻址空间2.存储器中数据组织的形式存储器系统有两种映射机制：小端存储器系统：在小端格式中，数据的高字节存放在高地址中。大端存储器系统：在大端格式中，数据的高字节存放在低地址中。…………