1.ARM简介2.ARM7TDMI3.ARM的模块、内核和功能框图4.ARM处理器状态5.ARM处理器模式冯·诺依曼体系结构模型哈佛体系结构CISC和RISC2.1ARM简介ARM2.1ARM简介2.1ARM简介2.1ARM简介2.1ARM简介ARM内核分类与系列2.1ARM简介－分类2.1ARM简介2.1ARM简介2.1ARM简介2.1ARM简介2.1ARM简介1.ARM简介2.ARM7TDMI3.ARM的模块、内核和功能框图4.ARM处理器状态5.ARM处理器模式2.2ARM7TDMI命名的含义2.2ARM7TDMI2.2ARM7TDMI2.2ARM7TDMI2.2ARM7TDMI执行ADDPC,PC,#4指令后，PC的值为多少？1.ARM简介2.ARM7TDMI3.ARM的模块、内核和功能框图4.ARM处理器状态5.ARM处理器模式CPU2.3ARM内核框图2.3ARM功能框图1.ARM简介2.ARM7TDMI3.ARM的模块、内核和功能框图4.ARM处理器状态5.ARM处理器模式2.4ARM处理器状态2.4ARM处理器状态1.ARM简介2.ARM7TDMI3.ARM的模块、内核和功能框图4.ARM处理器状态5.ARM处理器模式2.5ARM处理器模式1.ARM简介2.ARM7TDMI3.ARM的模块、内核和功能框图4.ARM处理器状态5.ARM处理器模式2.6ARM内部寄存器ARM状态各模式下的寄存器ARM状态各模式下可以访问的寄存器未分组的通用寄存器2.6ARM内部寄存器在Thumb状态各模式下的寄存器ARM状态1.ARM简介2.ARM7TDMI3.ARM的模块、内核和功能框图4.ARM处理器状态5.ARM处理器模式2.7当前程序状态寄存器(CPSR)2.7当前程序状态寄存器(CPSR)2.7当前程序状态寄存器(CPSR)警告：绝对不要强制改变CPSR寄存器中的控制位T。如果这样做，处理器将进入一个无法预测的状态。2.7当前程序状态寄存器1.ARM简介2.ARM7TDMI3.ARM的模块、内核和功能框图4.ARM处理器状态5.ARM处理器模式2.8ARM体系的异常异常入口/出口汇总2.8ARM体系的异常2.8ARM体系的异常2.8ARM体系的异常2.8ARM体系的异常2.8ARM体系的异常2.8ARM体系的异常2.8ARM体系的异常2.8ARM体系的异常程序运行在用户模式下，当一个IRQ异常中断发生时，内核切换到“中断模式”，并自动的做如下处理：从R13_irq中获取IRQ中断异常模式的栈顶指针。2.8ARM体系的异常系统模式2.8ARM体系的异常2.8ARM体系的异常2.8ARM体系的异常2.8ARM体系的异常2.8ARM体系的异常2.8ARM体系的异常1.ARM简介2.ARM7TDMI3.ARM的模块、内核和功能框图4.ARM处理器状态5.ARM处理器模式2.9ARM体系的存储系统2.9ARM体系的存储系统2.9ARM体系的存储系统2.9ARM体系的存储系统2.9ARM体系的存储系统