触发器相关知识回顾：第一节触发器RD、SD为1输出不变RDSDQQ0101101000不定（X）11不变Q：触发器原端或1端。RDSDQnQn+1000X001X010001101001101111001111ARCHITECTURErsff_aOFrsff2ISBEGINPROCESS(r,s)VARIABLEstate:bit:='0';BEGINENDPROCESS;ENDrsff_a;一、基本RS触发器1.电路组成与工作原理2.特征表假设：CP=1时，输入信号不改变。二、主从触发器二、主从触发器3.特征表二、主从触发器二、主从触发器二、主从触发器二、主从触发器2.逻辑功能特征表KJQn+100Qn100011113.主从JK触发器对激励信号的要求（四）主从Ｔ触发器激励表QnQn+1T000011101110主从触发器：CP=1,若J、K变化，触发器的状态与特征表不一致。0Qn+1=D（二）边沿JK触发器三、边沿触发器1.移位寄存器2.计数器3.触发器逻辑功能变换1.同步RS触发器型号第二节时序电路概述第二节时序电路概述时序电路的分类第三节同步时序电路的分析作时序图Q2n3.作出电路的状态转换表及状态转换图/04.作时序图为了更好地描述电路的工作过程，常给出时序图或称波形图，画出时钟脉冲和输入信号的作用下，状态和输出信号变化的波形图。利用状态表或状态图，首先画出时钟脉冲，再画出状态Q2Q1波形图，最后画输出波形。5.逻辑功能分析通过状态转换图的分析，可以清楚地看出，每经过4个时钟脉冲的作用，Q2Q1的状态从00到11顺序递增，电路的状态循环一次，同时在输出端产生一个1信号输出。该电路是一个模4计数器，时钟脉冲CP为计数脉冲输入，输出端Z是进位输出。也可将该计数器称为两位二进制计数器。例：分析同步时序电路的逻辑功能。0000111100001111三、分析小结第四节同步时序电路的设计画逻辑电路图例：设计一个序列检测器，每当输入011码时，对应最后一个1，电路输出为1，否则输出为0。X状态转换表X二、设计举例状态转换表5.画逻辑电路图6.画全状态转换图画逻辑电路图Sn+1/Zn由于[B，E]，且[B，D]，则[D，E]。2.隐含表法（3）关联比较A例：设计一个串行8421BCD码判别器，先输入低位后输入高位，当输入串行码是8421BCD码，在0000～1001范围内，输出为0，若输入串行码在1010～1111范围，输出为1。0/0X01X0101设计举例设计举例例：设计一个模可变带进位输出端的同步加法计数器。当控制信号X＝0时为三进制加法计数器；X＝1时为四进制加法计数器。X3.画逻辑图4.画全状态图ARCHITECTUREbehavOFli4_4_5ISBEGINPROCESS(cp)VARIABLEcq:STD_LOGIC_VECTOR(2DOWNTO1);BEGINENDPROCESS;ENDbehav;ELSEIFcq<"11"THENcq:=cq+1;ELSEcq:="00";ENDIF;IFcq="11"THENz<="10";ELSEz<="00";ENDIF;ENDIF;ENDIF;q<=cq;仿真波形：同步时序电路有统一的时钟信号，在时钟脉冲作用下电路中所有触发器状态同时改变。异步时序电路没有统一的时钟信号。通过讨论异步时序电路的分析与设计，进一步加深对异步时序电路的理解。Q0计数脉冲CPCP例：设计带有进位输出端的8421BCD码异步加法计数器。计数脉冲Q4Q3Q2Q1Z0000001000102001003001104010005010106011007011108100009100111000000计数脉冲Q4Q3Q2Q1Z0000001000102001003001104010005010106011007011108100009100111000000二、异步电路的设计Z二、设计举例时序电路由存储电路和组合电路两部分组成。时序电路可分为同步和异步时序电路、穆尓型和米里型。作时序图画逻辑电路图作时序图画逻辑电路图自我检测：4.2，4.3，4.7，4.8，4.10，4.12，4.144.14，4.15，4.16思考题：4.3，4.5，4.9，4.10习题：4.3，4.9，4.21，4.29，4.32，4.33，4.38，4.39，4.