计算机组成原理与汇编语言程序设计（第2版）第2篇计算机系统分层结构第3章微体系结构层——CPU组织中央处理器CPU的主要功能是从主存储器中取出指令、分析指令和执行指令，即按指令控制计算机各部件操作，并对数据进行处理。3.1.1CPU的组成1．ALU部件与寄存器（2）寄存器③寄存器IR（InstructionRegister）2．总线3．CPU内部数据通路CPU数据通路结构只采用一组内总线，它是双向总线。通用寄存器组、其他寄存器和ALU均连在这组内总线上。3.1.2指令执行过程2．指令之间的衔接方式1．同步控制方式（2）多级时序信号之间的关系（3）时序系统的组成为获得进一步的加速，流水线可以分成更多的阶段。第二节算术逻辑部件ALU和运算方法1．全加器2．并行加法器与进位链结构可以看出C由两部分组成：（2）并行加法器的串行进位3．并行进位（先行进位、同时进位）4．ALU举例SN74181的一位单元工作方式选择S3S2S1S0（4）用SN74181构成16位并行进位ALU3.2.2定点数运算方法③补码运算规则根据以上讨论，可将补码加减规则归纳如下：参加运算的操作数用补码表示。符号位参加运算。若指令操作码为加，则两数直接相加；若操作码为减，则将减数连同符号位一起变反加1后再与被减数相加。运算结果用补码表示。（3）溢出判别0001111100001101①采用一个符号位判断2．移位3．定点数乘除运算右图是无符号整数一位乘的算法流程图。图中使用了3个寄存器A、B和C。B用来存放被乘数；C存放乘数；A初值为0，然后存放部分积，最后存放乘积高位。由于乘数每乘一位该位代码就不再使用，因此用A和C寄存器联合右移以存放逐次增加的部分积，并且使每次操作依据的乘数位始终在C的最低位。乘法完成时，A与C存放的是最后乘积，其中C的内容是乘积的低位部分。实现无符号整数一位乘法的硬件原理框图如下图所示。【例3-10】11011011的运算过程如图所示。（2）无符号整数一位除法通过分析恢复余数法可以发现：当余数A为正时，上商1，下一步A左移一位再减除数B，相当于执行2A-B的运算；若余数A为负，上商0，并加除数以恢复余数即A+B，下一步左移一位减去除数B，这实际相当于执行2（A+B）-B=2A+B故在出现不够减时，并不需要恢复余数，只是下一步要进行2A+B的操作，因此称为不恢复余数法或加减交替法。其算法流程如右图所示。图中使用3个寄存器A、B和C。运算开始时，n位除数存放在B中，2n位被除数存放在A和C寄存器中。除法完成后商放在C寄存器中，余数放在A寄存器中。从图中可以看出，在重复n-1次操作后，如果A中的余数为负，需要恢复余数做A+B。这一步是必需的，因为最后的寄存器A中应获得正确的正余数。【例3-11】用不恢复余数法计算00001000÷0011。3.2.3浮点数运算方法下面举一个浮点加的实例。【例3-12】设有两个浮点数X=20.1101012，Y=2(-0.101011)2。2．浮点数乘除运算3.2.4十进制数加减运算