实验2、有时钟输入的两位十进制计数器原理图输入设计一。实验目的1。掌握带有时钟输入的数字电路原理图输入设计方法；2.进一步掌握时序波形的真；3.了解VHDL初步的基本知识。二。实验原理与步骤1.实验步骤见第一章第一节介绍的方法。2.电路设计原理如下：3.频率计设计的基本步骤与上一个实验介绍的完全一样，只是需要考虑从哪一个电路模块开始。1、设计电路原理图，频率计的核心元件之一是含有时钟使能及进位扩展输出的十进制计数器。为此这里拟用一个双十进制计数74390和其它一些辅助元件来完成。电路原理图如图3-4所示。图中，74390连接成两个独立的十进制计数器，待测频率信号clk通过一个与门进入74390的计数器1的时钟输入端1CLKA，与门的另一端由计数使能信号enb控制：当enb='1'时允许计数；enb='0'时禁止计数。计数器1的4位输出q[3]、q[2]、q[1]和q[0]并成总线表达方式即q[3..0]，由图3-4左下角的OUTPUT输出端口向外输出计数值，同时由一个4输入与门和两个反相器构成进位信号进入第2个计数器的时钟输入端2CLKA。第2个计数器的4位计数输出是q[7]、q[6]、q[5]和q[4]，总线输出信号是q[7..4]。这两个计数器的总的进位信号，即可用于扩展输出的进位信号由一个6输入与门和两个反相器产生，由cout输出。clr是计数器的清零信号。2、计数器电路实现，在此首先从实现图3-4所示的电路的绘制和测试开始，用鼠标双击“EnterSymbol”窗中SymbolLibraries栏的e:\maxplus2\max2lib\mf的宏功能元件库，于是可以在SymbolFiles栏中看到绝大多数74系列的元件（图3-5）。这些器件的详细功能及其它们的逻辑真值表可以通过查阅“Help”选项来获得。为了查阅74390的功能，可如图3-6所示，在Help菜单中选Old-StyleMacrofunctions项，然后选Counters项。向原理图编辑窗中调入宏功能元件如图3-5所示，直接在上端的SymbolName栏中键入器件的名称，如74390等，然后点击OK键即可。如果要了解74390内部的情况，可以用鼠标在其上双击。最后根据图3-4在原理图编辑窗中完成该电路的全部绘制。绘制过程中应特别注意图形设计规则中信号标号和总线的表达方式：若将一根细线变成以粗线显示的总线，可以先将其点击使其变成红色，再选Option选项中的LineStyle；若在某线上加信号标号，也应该在该线某处点击使其变成红色，然后键入标号名称，标有相同标号的线段可视作连接线段，但可不必直接连接。对于以标号方式进行总线连接可以如图3-4那样。例如一根8位的总线bus1(7..0)欲与另3根分别为1、3、4位的连线相接，它们的标号可分别表示为bus1(0)，bus1(3..1)，bus1(7..4)。3、波形仿真，按照第一章介绍的流程能够很容易地得到图3-4电路的仿真波形（图3-7）。由波形图3-7可见，图3-4电路的功能完全符合原设计要求：当clk输入时钟信号时，clr信号具有清0功能，当enb为高电平时允许计数，低电平时禁止计数；当低4位计数器计到9的向高4位计数器进位，另外由于图2-4中没有显示高4位计数器计到9，故看不到count的进位信号。如果本设计电路的存盘文件名为conter8.gdf，则按照步骤5的第9段介绍的方法，将此项设计包装成一个元件存入库中以备后用，该电路对应的元件名是conter8。三、实验注意事项1、输入文件名不能用汉字或关键字、非法字符；2、注意文件在编译连接时的路径；3、注意引脚分配与对应的FPGA芯片相匹配；4、注意信号标号与总路线的表达方式。四、实验设备GW48EDA系统，计算机一台，打印机一台五、实验思考1、用VHDL编写有时钟输入的两位十进制计数器源程序。2、对仿真波形结果进行分析。3、写出验证性实验报告.