CHIPLINKSEMICONDUCTORAN-02设计应用作者日期版本CL1100反激式隔离电源设计步骤工程部2010/5/24022010-05-241http://www.chiplink-semi.comCHIPLINKSEMICONDUCTORAN-02本文简单介绍了基于CL1100的反激式隔离电源的设计步骤，其中的参数要经过试验和反复演算，反复调整初始参数，才能设计出最优化的电源系统。图1是CL1100反激式隔离电源，本文并会以此为参考电路来说明如何设计FLYBACK隔离电源。在设计电源变换器会考虑变压器之设计、输出滤波电感、输出与输入电容的选择计算。因此我们按照图1之参考电路，依特定的步骤来设计我们所需电路。L1R3R27DB1+D419R28C10D2310C9R26R19H+-R96C2R22VDDGND12354R24COMPGATEINVCS1Q1R23LD3324C7R20C6R21R182U2U10图1：基本的flyback隔离电源转换器设计步骤1.确定输入输出参数。minmax输入电压范围(Vline及Vline)。输入交流电频率fL最大输出功率(Pout)预估的效率(η)：首先我们需要预估系统效率以计算最大输入功率。当没有数据供参考时，一般我们会在低电压输出应用时，效率设在η=0.7~0.75。在高电压输出应用时则设η=0.8~0.85。Pin=Poutη2.确定输入滤波电容容值(CDC)及其直流电压范围CDC可按照1.5u/W的经验公式来选择，也可按照纹波电流大小更科学的选择。2010-05-242http://www.chiplink-semi.comCHIPLINKSEMICONDUCTORAN-02最大VDC之纹波电压如下式：Pin*(1?Dch)maxΔVDC=LLLLLLLLLLLLL(1)2Vline*2fL*CDCDch是CDC电容充电工作周期如图2所示，一般约为0.2。对全范围电压输入(85~265rms)，应设定ΔVDCmax为2Vlinemin的10～15%。由ΔVmaxDC图2：输入滤波电容波形，可知最大及最小之VDC。minminmaxVDC=2Vline?ΔVDCLLLLLLLLLLLL(2)maxmaxVDC=2VlineLLLLLLLLLLLLLLLL(3)3.确定最大之工作周期比（DP，DS）为了使CL1100两种工作模式能良好的切换。DP=40%，为初级开关管导通时间的占空比。DS=50%，为次级整流管导通时间的占空比。min则，VRO=0.8*VDCLLLLLLLLLLLLLLLLLL(4)从（4）及（5）式表示输出反射在初级电压（VRO）与MOSFET的最大标称电压（nominalvoltage）。nommaxVds=2Vline+VROLLLLLLLLLLLLLLL(5)4.确定初级电感。CL1100通过调整频率，自动控制系统在DCM模式。因此以最大输出电流与最小输入电压为条件设计初级电感量，为最严2010-05-243http://www.chiplink-semi.comCHIPLINKSEMICONDUCTORAN-02酷情况。低电压满载时开关频率频率设为fs=55K。min(VDC*DP)2LLLLLLLLLLLLLLLL(6)2*Pin*fs*KRF)(Vmin-Vds)*TonLp=DCΔi推导出，其中Vds为MOSFET导通压降；Δi上式可由为电感电流变化量；Ton为MOSFET导通时间。其中f=55K为开关频率而KRF是纹波因数如图3所示。在由于Lp=CL1100系统工作在DCM模式，所以KRF=1。Idspeak=2*IEDC=ΔILLLLLLLLLLLLLLLL(7)sMOSFET的最大峰值电流Idsrms=[3(IEDC)2+(ΔI2Dmax)]LLLLLLLLLL(8)23MOSFET的均方根电流IEDC=VDCminPinLLLLLLLLLLLLLLL(9)*Dmax初级平均电流2010-05-244http://www.chiplink-semi.comCHIPLINKSEMICONDUCTORAN-02图3：MOSFETDrain电流与纹波因数(KRF)5.确定适当磁芯及初级最小绕线圈数磁芯的确定需要多种工程数据和方法，反复演算，本文不做讨论。可以按照下面建议来选取。磁芯尺寸输出功率EE101~3WEE133~5WEE165~7WEE197