课程教学单元第5章教学内容§5.1总线概念一、总线定义二、总线标准三、总线等级§5.28086/8088引脚及功能§5.38086/8088支持的芯片及最大/最小系统§5.4CPU时序重点：总线、时序，最大/最小系统组成难点：各引脚使用方法，时序间的关系§5.1总线BUS概念三、总线等级(按照总线位置分)（1）片内总线（芯片级）（2）片间总线（元件级、局部总线）（3）内总线（板级、系统总线）（4）外总线（设备级、通信总线）(1)片内总线:CPU内部各功能单元间的公用信号线(2)片间总线：CPU与其它芯片间的公用信号线(3)内总线-PC总线:微机内部各模块间的公用信号线。(3)内总线-ISA总线:微机内部各模块间公用信号线(3)内总线-PCI总线：微机内部各模块间公用信号线(4)外总线：微机系统与其它电子系统间公用信号线第5章教学内容§5.1总线概念§5.28086/8088引脚及功能一、概述二、8086管脚分类（一）地址数据线（二）地址状态线（三）控制总线（1）-（17）（四)单CPU模式管脚说明(五)多CPU模式引脚说明三、8088管脚功能§5.38086/8088支持的芯片及最大/最小系统§5.4CPU时序一、概述8086、8088为40条引脚，DIP封装典型工作模式：最小系统模式系统中只有8086一个处理器，所有的控制信号都是由8086CPU产生。最大系统模式系统中可包含一个以上的处理器，如协处理器8087。系统规模比较大时，系统控制信号不由8086直接产生，而通过与8086配套的总线控制器形成。*DMA方式管脚分析内容：信号流向：输入、输出、双向管脚状态：0、1、高阻（悬空）8086二、8086管脚分类电源线:3根VCC,GND地址总线:20根AD0-AD15,A16-A19,数据总线:AD0-AD15,;控制总线:17根M/IO,WR,RD,HOLD,DEN,HLDA,INTR,INTA,DT/R,READY,RESET,,ALE,BHETEST,CLK,NMI,MN/MX010203040506070809101112131415161718192001020304050607080910111213141516171819200102030405060708091011121314151617181920★分体存储技术★8086系统中，存储器是分体结构，1M字节的存储空间分成两个512K字节的存储体。一个是偶数地址存储体，一个是奇数地址存储体，两存储体采用字节交叉编址方式。0102030405060708091011121314151617181920010203040506070809101112131415161718192001020304050607080910111213141516171819200102030405060708091011121314151617181920010203040506070809101112131415161718192001020304050607080910111213141516171819200102030405060708091011121314151617181920(四)单CPU模式管脚说明：33号管脚MN=1，27、28、29、32号管脚相互配合决定CPU的操作类型，如下表0102030405060708091011121314151617181920表一总线周期状态标志输入给总线控制器8288，用来产生存储器、I/O的读写等相关控制信号，它们的组合决定当前总线周期的类型。如下表1：表二指令队列状态信号QS1,QS0组合起来表示前一个时钟周期中指令队列的状态，以便从外部对芯片的测试。如下表2：表三单CPU8088系统总线周期状态标志如下表3：管脚方向图第5章教学内容§5.1总线概念§5.28086/8088引脚及功能§5.38086/8088支持的芯片及最大/最小系统一、系统常用芯片1、2、3、4二、最小系统组成三、最大系统组成§5.4CPU时序一、8086、8088支持的芯片用于单一的微机处理系统，3片8282锁存20位地址信息和BHE，2片8286作为16位数据收发器在最大模式系统中增设了一个总线控制器8288第5章教学内容§5.1总线概念§5.28086/8088引脚及功能§5.38086/8088支持的芯片及最大/最小系统§5.4CPU时序一、周期概念介绍二、典型时序分析一、周期概念介绍二、典型时序分析§5.1总线概念一、总线定义二、总线标准三、总