会计学2024年10月2日星期三技术指标对于同一系列的DSP器件，各型号器件所采用的CPU是基本相同的。TMS320C54x系列芯片中各型号器件内部CPU结构完全相同，只是在时钟频率、工作电压、片内存储器容量大小、外围设备和接口电路的设计上有所不同。表3.1TMS320C54x系列DSP芯片的技术特征2024年10月2日星期三2024年10月2日星期三2024年10月2日星期三2024年10月2日星期三2024年10月2日星期三2024年10月2日星期三2024年10月2日星期三2024年10月2日星期三表3.2读/写访问时的总线占用说明3.3TMS320C54x的CPU结构一、算术逻辑运算单元一、算术逻辑运算单元二、累加器三、移位寄存器（桶形移位器）图3.5桶形移位寄存器四、乘累加单元图3.6乘累加单元结构图五、比较选择存储单元（CSSU）图3.7比较选择存储单元结构图六、指数编码器2024年10月2日星期三2024年10月2日星期三2024年10月2日星期三2024年10月2日星期三2024年10月2日星期三八、寻址单元2024年10月2日星期三2．数据地址生成单元（DAGEN）包括辅助寄存器指针ARP、循环缓冲区大小寄存器BK、DP、堆栈指针寄存器SP、8个辅助寄存器（AR0～AR7）和2个辅助寄存器算术单元（ARAU0和ARAU1）。8个辅助寄存器和2个辅助寄存器算术单元一起可进行16位无符号数算术运算，支持间接寻址，AR0～AR7由ST0中的ARP来指定。2024年10月2日星期三2024年10月2日星期三2024年10月2日星期三2024年10月2日星期三2024年10月2日星期三2024年10月2日星期三2024年10月2日星期三2024年10月2日星期三2024年10月2日星期三2024年10月2日星期三2024年10月2日星期三2024年10月2日星期三2024年10月2日星期三2.中断系统中断是指DSP暂时停止原程序执行转而为外部设备服务（执行中断服务程序），并在服务完成后自动返回原程序执行的过程。CPU在和外设交换信息时通过中断就可以避免不必要的等待和查询，从而提高CPU的工作效率，所以中断系统是衡量CPU性能好坏的一项重要指标。（1）中断类型（2）中断向量表3.4TMS320C54xDSP中断向量表（3）中断处理流程/2024年10月2日星期三2024年10月2日星期三图3.21TMS320C54xDSP片内定时器结构2024年10月2日星期三2024年10月2日星期三2024年10月2日星期三2024年10月2日星期三2024年10月2日星期三2024年10月2日星期三2024年10月2日星期三2024年10月2日星期三2024年10月2日星期三2024年10月2日星期三2024年10月2日星期三2024年10月2日星期三2024年10月2日星期三2024年10月2日星期三2024年10月2日星期三2024年10月2日星期三2024年10月2日星期三2024年10月2日星期三2024年10月2日星期三2024年10月2日星期三2024年10月2日星期三2024年10月2日星期三2024年10月2日星期三