数字电子技术课程设计报告课题:数字钟的设计与制作学年:09学年学期:第二学期专业:班级:姓名:时间:2009年6月20日—2009年6月26日数字电子技术课程设计报告一,设计目的数字钟是一种用数字电路技术实现时,分,秒计时的装置,与机械式时钟相比具有更高的准确性和直观性,且无机械装置,具有更更长的使用寿命,因此得到了广泛的使用.数字钟从原理上讲是一种典型的数字电路,其中包括了组合逻辑电路和时序电路.因此,我们此次设计与制作数字钟就是为了了解数字钟的原理,从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法.二,设计内容及要求(1)设计指标①由晶振电路产生1HZ标准秒信号;②分,秒为00~59六十进制计数器;③时为00~23二十四进制计数器;④周显示从1~日为七进制计数器;⑤具有校时功能,可以分别对时及分进行单独校时,使其校正到标准时间;⑥整点具有报时功能,当时间到达整点前鸣叫五次低音(500HZ),整点时再鸣叫一次高音(1000HZ).(2)设计要求①画出电路原理图(或仿真电路图);②元器件及参数选择;③电路仿真与调试.(3)制作要求自行装配和调试,并能发现问题和解决问题.(4)编写设计报告写出设计与制作的全过程,附上有关资料和图纸,有心得体会.三,原理框图数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路.由于计数的起始时间不可能与标准时间(如北京时间)一致,故需要在电路上加一个校时电路,同时标准的1HZ时间信号必须做到准确稳定.通常使用石英晶体振荡器电路构成数字钟.数字电子钟的总体图如图(1)所示.由图(1)可见,数字电子钟由以下几部分组成:石英晶体振荡器和分频器组成的秒脉冲发生器;校对电路;六十进制秒,分计数器,二十进制时计数器及七十进制日计数器;以及秒,分,时的译码显示部分等.显示器显示器显示器显示器译码器译码器译码器译码器7进制周计数器24进制时计数器60进制分计数器60进制秒计数器晶体振荡分频器四,主要部分的实现方案1秒脉冲电路由晶振32768Hz经CD4060分频为2Hz,再经过74LS74一次分频,即得1Hz标准秒脉冲,提供给时钟计数脉冲.如图示:20pF10CD40603—20pF11R32768Hz22MΩ12Q1474LS74QC11D1Hz秒脉冲发生器2时间计数器电路由6个74LS90计数器组成时分秒的计数电路,74LS90是4位二进制同步加计数器,它的设置为多片集成计数器的级联提供方便.它具有异步清零,同步并行预置数,保持和计数的功能.(1)秒计数器秒的个位计数单元为10进制计数器,当QDQCQBQA变成1010时,通过与非门把它的清零端变成0,计数器的输出被置零,跳过1011到1111的状态,又从0000开始,如此重复.秒的十为计数单元为6进制,当QDQCQBQA变成0101时,通过与非门把它的清零端变成0,计数器的输出被置零,跳过0110到1111的状态,又从0000开始,如此就是60进制.同时秒十位上的0101时,要把进位信号传输给"分"个位的计数单元.(2)分计数器分的个位和十位计数单元的状态转换和秒的是一样的,只是它要把进位信号传输给时的个位计数单元.(3)时计数器当"时"十位的QDQCQBQA为0000或0001时,"时"的个位计数单元是十进制计数器,当他的QDQCQBQA到1010时,通过与非门使得个位74LS90上的清零端为0,则计数器的输出直接置零,从0000有开始.当十位的QDQCQBQA为0010时,通过与非门使得该74LS90的清零端为0,"时"的十位有重新从0000开始,此时的个位计数单元变成4进制,即当个位计数单元的QDQCQBQA为0100时,就要又从0000开始计数.这样就实现了"时"24进制的计数(4)日计数器日计数器由两个74LS74,四个TTL和一个74LS20构成,实现了七定制的功能.每个74LS74控制一个输入,即控制QDQCQBQA中的一个.当从0000到0111时,显示是按照74LS74集成们电路的逻辑功能来实现的,当为0111的时候,QCQBQA各为111,他们三个通过74LS74与非门输出为0.再与QD所控的0通过TTL集成门电路输出了0,如此循环,使得四个TTL输出都为0000.即使得输出变为了"置零"状态.从而实现了七禁止循环.如下图所示:Q41000