altera fpga的设计流程.doc
上传人:sy****28 上传时间:2024-09-13 格式:DOC 页数:50 大小:111KB 金币:14 举报 版权申诉
预览加载中,请您耐心等待几秒...

altera fpga的设计流程.doc

alterafpga的设计流程.doc

预览

免费试读已结束,剩余 40 页请下载文档后查看

14 金币

下载此文档

如果您无法下载资料,请参考说明:

1、部分资料下载需要金币,请确保您的账户上有足够的金币

2、已购买过的文档,再次下载不重复扣费

3、资料包下载后请先用软件解压,在使用对应软件打开

1AlteraFPGA贺光辉清华大学电子工程系2??用Modelsim进行功能级仿真并诊断RTLCode?用QuartusII做设计综合和布局布线?用FPGAMega-functions做设计?返标SDF并运行门级的仿真??3?????4FPGA5FPGA的优点?集成度高,可以替代多至几千块通用IC芯片?极大减小电路的面积,降低功耗,提高可靠性?具有完善先进的开发工具?提供语言、图形等设计方法,十分灵活?通过仿真工具来验证设计的正确性?可以反复地擦除、编程,方便设计的修改和升级?灵活地定义管脚功能,减轻设计工作量,缩短系统开发时间?布局布线容易,设计过程相当于只有ASIC设计的前端?研发费用低?不需要投片费用6FPGA?通信、控制、数据计算等领域得到了广泛的应用?减少电子系统的开发风险和开发成本?缩短上市时间(timetomarket)?通过在系统编程、远程在线重构等技术降低维护升级成本?系统的原型实现+ASIC的原型验证7CPLDFPGACPLDFPGA内部结构Product-termLook-upTable程序存储内部EEPROMSRAM,外挂EEPROM资源类型组合电路资源丰富触发器资源丰富集成度低高使用场合完成控制逻辑能完成比较复杂的算法速度慢快其他资源-EAB(嵌入式逻辑块),锁相环保密性可加密一般不能保密8CPLDFPGA?复杂组合逻辑:–PLD分解组合逻辑的功能很强,一个宏单元就可以分解十几个甚至20~30多个组合逻辑输入?复杂时序逻辑:–FPGA芯片中包含的LUT和触发器的数量非常多,往往都是成千上万9?Verilog?夏宇闻北京航天航空大学出版社?刘明业等译清华大学出版社?FPGA?任爱锋西安电子科技大学出版社?WayneWolf机械工业出版社?IC设计?3rded.MichaelKeating,PierreBricaud?:沈戈,等译电子工业出版社,2004?Boston:KluwerAcademic,c200010??VerilogCodingStylesForImprovedSimulationEfficiency?StateMachineCodingStylesforSynthesis?SynthesisandScriptingTechniquesforDesigningMulti-AsynchronousClockDesigns?SynchronousResets?AsynchronousResets?Iamsoconfused!?NonblockingAssignmentsinVerilogSynthesis,CodingStylesThatKill!11FPGA12?完成本单元的学习后你将会?列出FPGA设计过程的步骤(以Altera的FPGA为设计例子)?用缺省的软件选项来实现一个FPGA的设计?QuatursII?Modelsim13FPGA??用ModelSim进行仿真?用QuartusII进行综合和时序分析?用QuartusII进行布局布线、调试和下载14FPGA-TranslateDesignintoDeviceSpecificPrimitives-OptimizationtoMeetRequiredArea&PerformanceConstraints-Synplify,QuartusIIDesignSpecification布局布线-MapPrimitivestoSpecificLocationsinsideTargetTechnologywithReferencetoArea&PerformanceConstraintsDesignEntry/RTLCoding-BehavioralorStructuralDescriptionofDesignRTL-FunctionalSimulation(Modelsim?,QuartusII)-VerifyLogicModel&DataFlow(NoTimingDelays)LEM512M4KI/O15FPGA-VerifyPerformanceSpecificationsWereMet-StaticTimingAnalysis-TimingSi