基于FPGA的通用分频器设计周子昂,王福源，魏军辉（郑州大学信息工程学院，河南郑州450052）摘要:本文介绍了一种能够完成半整数和各种占空比的奇/偶数和的通用的分频器设计，并给出了本设计在Altera公司的FLEX10K系列EPF10K10LC84-3型FPGA芯片中实现后的测试数据和设计硬件的测试结果，结果表明了设计的正确性和可行性。由于设计采用VHDL硬件描述语言实现，用户可以自行裁减和设置分频器的功能，所以有很广泛的应用价值。关键词:通用分频器;占空比;半整数;中图分类号：TN772文献标识码：ADesignofuniversalfrequencydividerbasedonFPGAZHOUziang,WANGfuyuan，WEIjunhui(Collegeofinformation,ZhengzhouUniversity,Zhengzhou,Henan,450052)Abstract:Thispaperpresentsanalgorithmfordesigningauniversalfrequencydividerwhichcanrealizedifferentdutycycleeitheroddandevendividernumber.ExperimentsandhardwaretestonAlteraPF10K10LC84-3chipofFLEX10Kseriesaregiventoshowthatthedesignissuccessful.DependingontheVHDLrealizationofthisalgorithmthedesignisofdesignflexibilityandwidelyapplications.Keywords:universalfrequencydivide;halfdutycycle;halfinteger;1．概述分频器是数字系统设计的基本电路。在数字系统的设计中，设计人员会遇到各种形式的分频需求，如偶数分频、奇数分频、半整数分频等。在某些设计中，系统不仅对频率有要求，而且对占空比也有严格的要求，如在锁相环电路中，要求输入时钟的占空比为50％。目前分频器设计，大都是由计数器或计数器的级联构成，这种结构的分频器只能实现整数分频，或者是仅实现半整数分频和奇数分频[1,2,5]，另外是专用的只能实现小数分频的分频器[4]。而能实现整数和半整数的分频器中，通常电路复杂，在FPGA实现中占用芯片资源较多，而且不能实现任意的占空比[3,6,7]。某些设计使用了专用集成分频器芯片导致成本较高[8]。因此，在实际应用中，需要一种有效的能实现半整数、各种占空比的奇数和各种占空比的偶数的通用分频器。本文设计了一种带有控制模块、带预置的模N计数器模块和占空比调整模块的三模块电路，实现了半整数、可调占空比的奇数/偶数的通用分频器，本文给出了这种设计在Altra公司的FLEX10K系列EPF10K10LC84-3芯片上的实现结果，并且给出了所设计的硬件的测试结果，实验表明本设计可以完成所需的各种功能。2．通用分频器的电路构成通用分频器在半整数分频器的原理上设计了控制模块以实现半整数、奇数和偶数分频；设置了占空比调整模块以实现占空比相等的奇数和偶数分频。电路组成如图1所示，包括三个部分：控制模块、带预置的模N计数器模块和占空比调整模块。控制模块用来控制产生偶数分频和半整数、奇数分频，f为时钟频率。在分频系数为偶数时，控制模块直接输出时钟频率（f0=f）；在分频系数为半整数和奇数时，控制模块和占空比调整模块一起实现脉冲扣除电路的功能，控制模块实现输出频率f1和时钟频率f的异或功能，输出调整后的频率（f0=fxorf1）。带预置的模N计数器模块是电路的主要部分，用来实现分频系数为奇、偶数的分频（输出为f1和f2）和任意分频系数为（N-0.5）的半整数分频功能（输出为f2）。占空比调整模块用来调整输出脉冲f2的占空比，使f2的占空比相等。通过改变带预置的模N计数器的初值N，就可以得到分频系数为任意奇、偶和半整数的分频。图1通用分频器的电路组成3．基于FPGA的通用分频器的实现利用VHDL语言形成的基于FPGA的通用分频器有很大的通用性，可以方便地在不同的FPGA芯片间移植。本文利用Altera公司的MAX+plusⅡ10.2为设计工具，在FLEX10K系列EPF10K10LC84-3型FPGA芯片上实现为例作为实现的例子。首先利用VHDL硬件描述语言对各个模块进行设计、综合和仿真，然后将各电路模块连接到一起，成为完整的电路。图2为各模块连接后的通用分频器的电原理图。其中输入端口为contr