计算机组成原理第10章习题第10章控制单元的设计例10.1设CPU中各部件及其相互连接关系如图10.1所示。图中W是写控制标志，R是读控制标志，R1和R2是暂存器。W微操作命令形成部件CPUR存储器MARIRPC内部总线BusMDRACCR1ALUR2图10.1例10.1CPU内部结构框图（1）假设要求在取指周期由ALU完成(PC)+1→PC的操作（即ALU可以对它的一个源操作数完成加1的运算）。要求以最少的节拍写出取指周期全部微操作命令及节拍安排。（2）写出指令“ADD#α”（#为立即寻址特征，隐含的操作数在ACC中）在执行阶段所需的微操作命令及节拍安排。解：（1）由于(PC)+1→PC需由ALU完成，因此PC的值可作为ALU的一个源操作数，靠控制ALU做＋1运算得到(PC)+1，结果送至与ALU输出端相连的R2，然后再送至PC。此题的关键是要考虑总线冲突的问题，故取指周期的微操作命令及节拍安排如下：T0PC→Bus→MAR，1→R；PC通过总线送MART1M(MAR)→MDR，(PC)→Bus→ALU+1→R2；PC通过总线送ALU完成(PC)+1→R2T2MDR→Bus→IR，；MDR通过总线送IROP(IR)→微操作命令形成部件T3R2→Bus→PC；R2通过总线送PC（2）立即寻址的加法指令执行周期的微操作命令及节拍安排如下：T0Ad(IR)→Bus→R1；立即数→R1T1(ACC)+(R1)→ALU→R2；ACC通过总线送ALU1计算机组成原理第10章习题T2R2→Bus→ACC；结果通过总线送ACC例10.2设CPU内部结构如图10.1所示，且PC有自动加1功能。此外还有B、C、D、E、H、L六个寄存器（图中未画），它们各自的输入端和输出端都与内部总线Bus相连，并分别受控制信号控制。要求写出完成下列指令组合逻辑控制单元所发出的微操作命令及节拍安排。（1）ADDB，C；(B)＋(C)→B（2）SUBE，@H；(E)－((H))→E寄存器间接寻址（3）STA@mem；ACC→((mem))存储器间接寻址解：（1）完成“ADDB，C”指令所需的微操作命令及节拍安排取指周期T0PC→Bus→MAR，1→RT1M(MAR)→MDR，(PC)+1→PCT2MDR→Bus→IR，OP(IR)→微操作命令形成部件执行周期T0C→Bus→R1T1(B)+(R1)→ALU→R2；B通过总线送ALUT2R2→Bus→B（2）完成“SUBE，@H”指令所需的微操作命令及节拍安排取指周期T0PC→Bus→MAR，1→RT1M(MAR)→MDR，(PC)+1→PCT2MDR→Bus→IR，OP(IR)→微操作命令形成部件间址周期T0H→Bus→MAR，1→RT1M(MAR)→MDR执行周期T0MDR→Bus→R1T1(E)－(R1)→ALU→R2；E通过总线送ALUT2R2→Bus→E2计算机组成原理第10章习题（3）完成“STA@mem”指令所需的微操作命令及节拍安排取指周期T0PC→Bus→MAR，1→RT1M(MAR)→MDR，(PC)+1→PCT2MDR→Bus→IR，OP(IR)→微操作命令形成部件间址周期T0Ad(IR)→Bus→MAR，1→RT1M(MAR)→MDR执行周期T0MDR→Bus→MAR，1→WT1ACC→Bus→MDRT2MDR→M(MAR)例10.3设寄存器均为16位，实现补码Booth算法的运算器框图图10.2所示。其中寄存器A、X最高2位A0、A1和X0、X1为符号位，寄存器Q最高位Q0为符号位，最末位Q15为附加位。假设上条指令的运行结果存于A（即为被乘数）中。（1）若CU为组合逻辑控制，且采用中央和局部控制相结合的办法，写出完成“MULα”（α为主存地址）指令的全部微操作命令及节拍安排。（2）指出哪些节拍属于中央控制节拍，哪些节拍属于局部控制节拍，局部控制最多需几拍？0An+10Qnn+1右移n+2位加法器移位和加00,1101控制门10控制逻辑0Xn+1计数器CGM图10.2补码比较法运算基本硬件配置解：3计算机组成原理第10章习题（1）取指阶段T0PC→MAR，1→RT1M(MAR)→MDR，(PC)+1→PCT2MDR→IR，OP(IR)→ID执行阶段乘法开始前要将被乘数由A→X，并将乘数从主存α单