计算机组成原理实验指导书.doc
上传人:qw****27 上传时间:2024-09-12 格式:DOC 页数:38 大小:5.2MB 金币:15 举报 版权申诉
预览加载中,请您耐心等待几秒...

计算机组成原理实验指导书.doc

计算机组成原理实验指导书.doc

预览

免费试读已结束,剩余 28 页请下载文档后查看

15 金币

下载此文档

如果您无法下载资料,请参考说明:

1、部分资料下载需要金币,请确保您的账户上有足够的金币

2、已购买过的文档,再次下载不重复扣费

3、资料包下载后请先用软件解压,在使用对应软件打开

《计算机组成原理》实验指导书邵作之改编华北电力大学二零零七年四月前言实验总体目标通过实验进一步深入理解课堂教学内容,切实掌握计算机各功能模块的工作原理,相互联系和来龙去脉。完整地建立起计算机的整机概念。⒉适用专业计算机科学与技术、软件工程⒊先修课程数字逻辑与数字系统设计⒋实验课时分配实验项目学时实验一运算器组成实验2实验二双端口存储器原理实验2实验三数据通路组成实验3~4实验四常规型微程序控制器组成实验3~4实验五CPU组成与机器指令执行实验(综合性实验)3~4实验六中断原理实验3⒌实验环境TEC-4计算机组成实验系统1台,示波器1台,逻辑笔1个。⒍实验总体要求以TEC-4计算机组成实验系统为样机,通过各单元实验分析计算机各基本组成模块的实际构造方法,深入理解各模块的工作原理,不仅要深入体会各模块的工作原理,同时要特别重视对“时序”概念的理解。要切实体会时序的实现方法以及对模块功能的重要作用。要做到对各单元模块工作原理的基础上,⒎本实验的重点、难点及教学方法建议本实验的重点:理解与掌握控制器的工作原理与结构特点。本实验的难点:数据通路与控制器之间的关系,指令流程在处理器的分析与设计中的作用,控制器各部件。教学方法的建议:应注意要求学生认真完成基础的单元实验,引导学生把实验中所遇到的电路结构与数字电路的知识相结合。确保对实验内容的切实理解。目录实验一、运算器组成实验4实验二双端口存储器原理实验8实验三数据通络组成实验11实验四常规型微程序控制器组成实验14实验五CPU组成与机器指令执行实验22实验六中断原理实验24附录1TEC-4计算机组成原理实验系统简介27附录1:第一节TEC-4计算机组成原理实验系统特点27附录1:第二节TEC-4计算机组成原理实验系统的组成27附录1:第三节电源27附录1:第四节时序发生器27附录1:第五节数据通路28附录1:第六节控制器32附录1:第七节控制台33附录1:第八节用户自选器件实验区35附录2红华5020B示波器简要说明36实验一运算器组成实验一、实验目的1、熟悉、掌握算术逻辑运算加、减、乘、与的工作原理。2、熟悉简单运算器的数据传送通路。3、验证实验台运算器的8位加、减、与、直通功能。4、验证实验台的4位乘4位功能。5、按给定数据,完成几种指定的算术和逻辑运算二、实验类型验证型。三、实验仪器1、TEC-4计算机组成原理实验系统1台2、双踪示波器1台3、直流万用表1只4、逻辑测试笔1支四、实验原理图1示出了本实验所用的运算器数据通路图。ALU由1片ispLSI024构成。四片4位的二选一输入寄存器74HC298构成两个操作数寄存器DR1和DR2,保存参与运算的数据。DR1接ALU的B数据输入端口,DR2接ALU的A数据输入端口,ALU的输出在ispLS1024内的一个D寄存器中。当实验台下部的IR/DBUS开关拨到DBUS位置时,8个红色发光二极管指示灯接在数据总线DBUS上,可显示运算结果或输入数据。另外一个指示灯C显示运算器进位信号状态。由ispLS1024构成的8位运算器的运算类型由选择端S2,S1,S0选择,功能如表1所示。进位C只在加法运算和减法运算时产生,与、乘、直通操作不影响进位C的状态,即进位C保持不变。减法运算采用加减数的反码再加以1实现。在加法运算中,C代表进位;在减法运算中,C代表借位。运算产生的进位在T4的上升沿送入ispLSI1024内的C寄存器保存。在SW-BUS#信号为0时,参与运算的数据通过一个三态门74HC244(SW-BUS)送到DBUS总线上,进而送至DR1或DR2操作数寄存器。输入数据可由实验台上的8个二进制数据开关SW0-SW7来设置,其中SW0是最低位,SW7是最高位。开关向上时为1,开关向下时为0。图中尾巴上带粗短线标记的信号都是控制信号,控制信号均为电位信号。T3,T4是脉冲信号,印制板上已连接到实验台的时序电路产生的T3,T4信号上。S2,S1,S0,ALU-BUS,LDDR2,LDDR1,M1,M2,SW-BUS#各电位控制信号用电平开关K0-K15来模拟。K0-K15是一组用于模拟各控制电平信号的开关,开关向上时为1,开关向下时为0,每个开关无固定用途,可根据实验具体情况选用。S2,S1,S0,ALU-BUS,LDDR2,LDDR1为高电平有效,SW-BUS#为低电平有效。M1=1时,DR1选择D1-A1作为数据输入端;M1=0时,DR1选择D0-A0作为数据输入端。当LDDR1=0时,在T3的下降沿,选中的数据被打入DR1寄存器。M2=1时,DR2选择D1