第三章存储系统3.1存储器概述3.1.1存储器分类★按存储介质分半导体存储器：用半导体器件组成的存储器。磁表面存储器：用磁性材料做成的存储器。★按存储方式分随机存储器：任何存储单元的内容都能被随机存取，且存取时间和存储单元的物理位置无关。顺序存储器：只能按某种顺序来存取，存取时间和存储单元的物理位置有关。★按存储器的读写功能分只读存储器(ROM)：存储的内容是固定不变的，只能读出而不能写入的半导体存储器。随机读写存储器(RAM)：既能读出又能写入的半导体存储器。★按信息的可保存性分非永久记忆的存储器：断电后信息即消失的存储器。永久记忆性存储器：断电后仍能保存信息的存储器。★按在计算机系统中的作用分根据存储器在计算机系统中所起的作用，可分为主存储器、辅助存储器、高速缓冲存储器、控制存储器等。3.1.2存储器的分级结构cache3.1.3主存储器的技术指标指标3.2随机读写存储器3.2.1SRAM存储器1.基本存储元2.SRAM存储器的组成其内部组成结构是：存储体：存储单元的集合，通常用X选择线(行线)和Y选择线(列线)的交叉来选择所需要的单元。地址译码器：将用二进制代码表示的地址转换成输出端的高电位，用来驱动相应的读写电路，以便选择所要访问的存储单元。地址译码有两种方式。单译码：适用于小容量存储器，一个地址译码器双译码：适用于大容量存储器，X向和Y向两个译码器。图示说明了一个采用双译码结构的存储单元矩阵的译码过程驱动器:双译码结构中，在译码器输出后加驱动器，驱动挂在各条X方向选择线上的所有存储元电路。I/O电路：处于数据总线和被选用的单元之间，控制被选中的单元读出或写入，放大信息。片选:在地址选择时，首先要选片,只有当片选信号有效时，此片所连的地址线才有效。输出驱动电路:为了扩展存储器的容量，常需要将几个芯片的数据线并联使用；另外存储器的读出数据或写入数据都放在双向的数据总线上。这就用到三态输出缓冲器。3.SRAM存储器芯片实例4.存储器与CPU连接★位扩展法：只加大字长，而存储器的字数与存储器芯片字数一致,对片子没有选片要求使用。下图为8K×1的RAM存储器芯片,组成8K×8位的存储器连接结构图。★字扩展法:仅在字向扩充，而位数不变。需由片选信号来区分各片地址。下图是用16K×8位的芯片采用字扩展法组成64K×8位的存储器存储器连接结构图。★字位同时扩展法:一个存储器的容量假定为M×N位，若使用L×k位的芯片(L＜M,k＜N)，需要在字向和位向同时进行扩展。此时共需要(M/L×(N/k)个存储器芯片。5.存储器的读、写周期图3.82114的读写周期时序图3.2.2DRAM存储器1．四管动态存储元2.单管动态存储元名称3.DRAM存储芯片实例图3.1116K＊1位DRAM芯片4.DRAM的刷新集中式刷新：在整个刷新间隔内，前一段时间重复进行读/写周期或维持周期，等到需要进行刷新操作时，便暂停读/写或维持周期，而逐行刷新整个存储器，它适用于高速存储器。下图为刷新方式图。分散式刷新：把一个存储系统周期tc分为两半，周期前半段时间tm用来读/写操作或维持信息，周期后半段时间tr作为刷新操作时间。这样，每经过128个系统周期时间，整个存储器便全部刷新一遍。异步式刷新：是前两种方式的结合。即对每一行在2ms之内相隔平均间隔刷新一次。图3.14(a)集中刷新方式图3.14(b)分散刷新方式5.DRAM存储器控制电路3.2.3主存储器组成实例图3.17采用W4006AF构成的80386主存储器(2)主存储器组成上图右半部所示为80386主存储器的基本构成,有4个存储模块，每个模块存储容量为1M×32位。在用W4006AF控制器构成存储器时，几乎不需要外加电路，直接把W4006AF同CPU和DRAM双方进行连接即可。要对主存容量进行扩充，只需扩充DRAM芯片数量或更换存储容量更大的DRAM芯片即可。3.2.4高性能的主存储器1.EDRAM芯片2.EDRAM内存条3.主存物理地址的存储空间分布3.3只读存储器和闪速存储器3.3.1只读存储器(ROM)掩模式ROM：数据在芯片制造过程中就已经被确定。其特点是可靠性和集成度高，价格便宜，但不能重写。一次编程ROM：用户可自行改变产品中某些存储元可以根据用户需要编程只能一次性改写。多次编程ROM：可以用紫外光照射或电擦除原来的数据，然后再重新写入新的数据可以多次改写ROM中的内容。2.光擦可编程只读存储器(EPROM)(1)基本存储元电路P沟道EPROM的基本电路结构示意图如下。它与普通P沟道增强型MOS电路相似，在N型基片上生长了两个高浓度的P型区，通过欧姆接触，分别引出源极(S)和漏极(D)。在S极和D极