会计学教学提示：组合电路的输出状态完全是由某一时刻的输入状态而定，与电路的原状态无关。因此组合电路不具有记忆功能。在数字系统中，不仅(bùjǐn)需要逻辑运算的电路，还需要将电路将有关的信号和结果保留下来.即具有记忆功能的时序逻辑电路。教学目标：(1)掌握RS触发器、主从RS触发器、D触发器、JK触发器的逻辑功能；(2)理解计数器和寄存器的工作原理；(3)掌握施密特触发器的工作原理；(4)了解555定时器的工作原理和应用。时序逻辑电路:组成的组合逻辑电路的特点:是输出信号随着输入信号的改变而改变。为了连续运算和控制等需要，还要将有关的运算结果及其信号内容(代码)保存起来，这就需要有记忆功能的时序逻辑电路。时序逻辑电路的输出状态不仅决定于当时的输入状态，而且还与电路的原始状态有关，即有记忆的功能。时序逻辑电路的基本逻辑单元是各种类型的触发器。触发器是一种具有“0”和“1”两种稳定状态的电路，分别代表了触发器中所储存的两个代码。触发器是一个能存放(cúnfàng)一位二进制代码的存储单元。10.1触发器触发器的分类:按逻辑功能:RS触发器、JK触发器、T(T‘)触发器、D触发器等；按其稳定工作状态;双稳态触发器、单稳态触发器、无稳态(多谐振荡器)等。基本RS触发器1.基本RS触发器组成(zǔchénɡ):1).由两个与非门构成如下图10.1(a).基本RS触发器的逻辑符号如下图10.1(b)所示，其中输入端引线靠近方框的小圆圈表示负脉冲有效。2.基本(jīběn)RS触发器的工作原理3.逻辑状态表:表10.14.基本(jīběn)RS触发器的工作波形如下图10.2所示.5.应用.图10.3----4位二进制数码寄存器。有两个控制信号：清零信号CR低电平有效;置数控制信号LD高电平有效。D0~D3为二进制数码,从Q0~Q3寄存器输出。CR加低电平，寄存器Q端置0，则CR处于(chǔyú)高电平。置数时，置数控制信号LD给高电平，接收D0~D3二进制数码并使基本RS触发器做相应的翻转。同步(tóngbù)触发器要求触发器按一个信号同时动作，这个信号称为同步(tóngbù)信号.同步(tóngbù)信号是受外加的时钟脉冲CP控制。触发器的状态何时发生翻转，是受时钟脉冲CP的控制，而翻转成何种状态，则取决于各自触发器的输入信号。受时钟控制同步(tóngbù)工作的触发器，称为同步(tóngbù)触发器.1.同步(tóngbù)RS触发器(1)电路组成与符号电路如图10.4(a)、逻辑符号图10.4(b)所示。同步(tóngbù)RS触发器由与非门G1和G2组成基本RS触发器，由G3和G4组成输入的控制门电路，输入信号R和S均为高电平有效。图10.4(2)逻辑表达式:从电路逻辑图中写出逻辑表达式:式中，等号右边的Q和左边的Q其含意是不同(bùtónɡ)的。等号右边的Q表明在每一个同步脉冲来之前触发器的状态;等号左边的Q则表明在每一个同步脉冲来之后触发器新的状态。为了区分两者，前者Q用Qn表示，称为触发器现态；后者Q用Qn+1表示，称为次态。(3).工作(gōngzuò)原理由上可得出同步RS触发器状态(zhuàngtài)转换真值表如表10.2由表中可写出同步RS触发器的逻辑(luójí)功能表达式同步RS触发器的状态(zhuàngtài)如表10.3所示，工作波形如图10.5所示。2.同步D触发器(1)电路的组成(zǔchénɡ)和符号(2)工作原理分析可知，同步脉冲CP把输入端D的状态传送到输出端Q。(3)列出同步D触发器的状态(zhuàngtài)转换真值表，如表10.4所示。(4)同步D触发器工作(gōngzuò)的波形如图10.7所示。主从触发器1.主从RS触发器(1)主从RS触发器组成右图10.10:由两个同步RS触发器组成。G5~G8门构成主触发器，G1~G4门构成从触发器，CP直接加到主触发器，同步的时钟脉冲经过(jīngguò)G9非门后，加到从触发器，两个触发器的脉冲是互补的。(2).工作原理由此可知：在CP=1的期间，主触发器仅接收R和S输入信号，置成相应的状态，从RS触发器状态不变。只有当CP出现负脉冲(下降沿)到来(dàolái)时，从触发器按照主触发器的状态，输出端做相应翻转。这