第4章触发器和时序逻辑电路2.触发器的特点：（1）它有两个稳定的状态：0状态和1状态；（2）在不同的输入情况下，它可以被置成0状态或1状态；（3）当输入信号消失后，所置成的状态能够保持不变（有记忆）。3.触发器分类：基本RS触发器，又称RS锁存器，是各种触发器电路中结构形式最简单的一种，也是各种复杂电路结构触发器的基本组成部分。在触发器中，通常用Q的状态表示触发器的状态，即:输入RD=1,SD=1时输入RD=1,SD=1时&②若原状态：输入RD=1,SD=0时输入RD=1,SD=0时输入RD=0,SD=0时基本RS触发器小结注：⑴称触发器的新状态或次态为Qn+1；⑵称触发器的原状态或初态为Qn。波形图在数字信号系统中，为协调各部分的动作，常常要求某些触发器于同一时刻动作。为此，必须引入同步信号，使这些触发器只有在同步信号到达时才按输入信号改变状态。通常把这个同步信号叫做时钟脉冲，或称为时钟信号，简称时钟，用cp表示。这种受时钟信号控制的触发器称为时钟触发器。同步RS触发器是其中的一种。由G1、G2组成基本RS触发器,由G3、G4组成输入控制(导引)电路。二、工作原理真值表四、功能描述方法QnQn+1RS000010110101104.状态转换图使输出全为1（1）为了适应单端输入信号的场合,有时把同步RS触发器作成S=D、R=D的形式，称为D锁存器。Qn+1=D。如74LS75为4D锁存器。功能表说明(续)一、主从RS触发器1.电路结构：由两个相同的同步RS触发器组成，cp相位相反。7、8门打开，可以翻转，由R、S决定。如R=0，S=1→Q'=1；7、8门被封锁，隔断主触发器与R、S的联系。使Q'=1维持不变；功能更完善，且R=S=1时，触发器状态也确定的一种触发器。2、工作原理3、功能描述（1）特性表和特性方程J=0K=×cpJKQ主Q＝Q从故当cp为时，Q翻成Q＝Q’＝1的错误状态。说明说明（续）:5、动作特点4.2.4边沿触发器一、维持阻塞D触发器设原态Q=0，并设D=1②G3=G4=1反馈到G5，G6的输入，G5＝1、G6＝011其它情况（D＝0）时的翻转以及异步清0、异步置1的工作原理，请大家自己分析。边沿D触发器功能表3、功能描述(4)时序图形式上也是一种主从结构，但具有不同的动作特点。111边沿触发：输出状态转换发生在cp上升沿，称上升沿触发的边沿触发器。4、状态转换图二、JKF1、功能表：4、状态转换图三、TF（受控翻转触发器）1、功能表：四、T’F（计数型触发器）五、DF（延迟触发器）4.3.2触发器的电路结构与逻辑功能之间的关系一、逻辑功能：触发器的次态与现态及输入信号之间在稳态下的逻辑关系。二、电路结构：触发器的构成方法，电路结构决定了触发器的动作特点。三、同一逻辑功能可用不同电路结构形式实现。四、同一电路结构可实现不同的逻辑功能。五、常用集成触发器：主从JKF、维持阻塞DF4.3.3触发器逻辑功能间的转换JK触发器→T触发器T触发器特性方程：状态图JK触发器→T＇触发器T＇触发器特性方程：状态图D触发器→T触发器D触发器→T＇触发器触发器小结：数字逻辑电路时序电路一般结构二、时序电路逻辑功能的表示方法2.时序电路的状态表4.状态图：三、时序电路的分类4.5时序逻辑电路的分析方法电路图例12345例2234例4-1同步五进制计数器（P87)例4-2同步二进制可逆计数器（P89）例234设计步骤：1）逻辑抽象：求状态转换表和（或）状态转换图a.分析给定的逻辑问题,确定输入变量、输出变量以及电路的状态数；b.定义输入、输出变量和状态的含义，并将状态顺序编号；c.按照题意列出电路的状态转换表或画出电路的状态转换图。2）状态化简：合并等价状态若两个电路状态在相同的输入下有相同的输出，并且转换到同样一个次态。则称这两个状态为等价状态。显然等价状态是重复的，可以合并为一个。3）状态分配（状态编码）：用代码表示电路的状态的过程。首先，需要确定代码的位数n。因为n位代码共有2n种状态组合，所以为获得时序电路所需的M个状态，必须取2n-1＜M≤2n4）选定触发器的类型，求出电路的状态方程、驱动方程和输出方程；5）根据驱动方程和输出方程画出电路图；6）检查设计的电路能否自启动。设计要求例14状态方程比较，得驱动方程：检查电路能否自启动设计一个串行数据检测电路，当连续输入3个或3个以上1时，电路的输出为1，其它情况下输出为0。例如：输入X101100111011110输入Y000000001000110原始状态图中，凡是在输入相同时，输出相同、要转换到的次态也相同的状态，称为等价状态。状态化简就是将多个等价状态合并成一个状