可编程逻辑设计实验报告教学院专业班级学号姓名目录TOC\o"1-3"\h\z\uHYPERLINK\l"_Toc326930566"实验一LPM环境熟悉内容PAGEREF_Toc326930566\h2HYPERLINK\l"_Toc326930567"实验二CPLD的ROM/RAM使用PAGEREF_Toc326930567\h6HYPERLINK\l"_Toc326930568"实验三CPLD的FLASHMEMORY使用PAGEREF_Toc326930568\h9HYPERLINK\l"_Toc326930569"实验四CYCLONEII系列FPGA内部存储器应用PAGEREF_Toc326930569\h12HYPERLINK\l"_Toc326930570"实验五FPGA内部乘法器的应用PAGEREF_Toc326930570\h15HYPERLINK\l"_Toc326930571"实验六stratix内部结构及移位寄存器设计PAGEREF_Toc326930571\h18HYPERLINK\l"_Toc326930572"实验七FPGA内部RAM应用——异步FIFO设计PAGEREF_Toc326930572\h21HYPERLINK\l"_Toc326930573"实验八FPGA的锁相设计PAGEREF_Toc326930573\h25HYPERLINK\l"_Toc326930574"实验九FPGA中数字信号处理模块应用PAGEREF_Toc326930574\h29HYPERLINK\l"_Toc326930575"实验十ALU设计PAGEREF_Toc326930575\h34HYPERLINK\l"_Toc326930576"实验十二乘法器的FPGA设计PAGEREF_Toc326930576\h41HYPERLINK\l"_Toc326930577"实验十三FFT的FPGA设计PAGEREF_Toc326930577\h47实验一LPM环境熟悉内容[实验目的]1、学会使用LPM参数化模块库进行系统设计。2、学会器件选择及器件的引脚分配3、了解所选器件的逻辑单元结构[实验原理]1、用LPM参数模块化设计方法设计一个16位的加减可控计数器2、选择合适器件，并进行引脚分配3、查看器件内部资源使用情况，并对引脚重新进行合理分配[实验步骤]1、打开QuartusII，新建一个工程addsub163、打开symboltool，选择megafunctions/arichmetic下的lpm_counter,点击OK,修改该宏函数输出的形式及存放目录和名称4、选择器件，输入数据位数和实现的功能,选择器件的计数使能5.选择清零端口,可加上输入输出端口6.选择具体器件,进行引脚分配（如果引脚自动分配，可直接进行综合编译）7.查看器件内部逻辑单元使用情况,内部资源调整8.内部资源调整后重新综合9.功能仿真达到预期结果实验二CPLD的ROM/RAM使用[实验目的]学会使用LPM参数化模块库进行CPLD的ROM设计。学会使用LPM参数化模块库进行CPLD的RAM设计。学会用QuartusII进行波形仿真，验证设计的ROM/RAM是不是正确。了解所选器件的逻辑单元结构[实验原理]以用LPM参数化模块库设计一个16k的RAM为例，选择器件为EPF10K20TC144-3。1、打开QuartusII，新建一个工程RAM16k。2、新建一个图形输入文件.bdf3、打开symboltool，选择megafunctions/storage下的lpm_ram_dp,点击OK或者点击MegaWizardPlug_inManager…[实验步骤]1、该宏函数输出的形式及存放目录和名称2、选择器件及RAM的容量（输出数据宽度和地址宽度，MAX系列只有RAM），cyclone和stratix系列可以是单时钟3、选择输入输出端口（如果输出端口不选择，则只需要一个时钟信号，即输出是组合电路输出）。4、完成设计，点击ok5、加入输入输出引脚6、保存.bdf文件（注意文件名不能跟创建的ram文件名一致），建立波形文件，进行仿真。(1)图为将数据存入相应的地址单元，使能信号为1时可以写入数据。（2）图为将数据从相应的地址