PLD的特点：是一种按通用器件来生产，但逻辑功能是由用户通过对器件编程来设定的集成电路。一个PLD芯片中集成了大量的基本逻辑单元和可编程的连接元件。通过对这些连接元件的编程，就可以方便地设计出具有各种不同逻辑功能的专用集成电路。优点：成本低、设计周期短、修改方便等。PLD8.2可编程逻辑阵列（PLA）PLD门电路的常用画法1、组合逻辑型的PLA2、时序逻辑型PLA电路课堂练习：题8.2。解题思路：由于电路只给出6个与项，因此要将4个输出的与的项不能超过6个。分析观察：将Y2、Y3变换一下。8.3可编程阵列逻辑（PAL）PAL由可编程的与阵列、固定的或阵列和输入、输出缓冲电路组成。8.3.1PAL的基本结构形式1.可编程输入输出结构2.异或输出结构在与或阵列的输出和三态输出缓冲器之间增加一级异或门。PAL16R44.可配置输出结构输出电路由一组可编程的输出逻辑宏单元（outputlogicmacrocell，OLMC）组成。通过对OLMC的编程，可以将输出电路的结构设置成不同的形式。（a）、（c）为寄存器输出结构；（b）、（d）为输入输出结构。8.4通用逻辑阵列（GAL）GAL16V8的OLMC8.5复杂可编程逻辑器件（CPLD）每个GLB中包含8～20个宏单元，规模较大的CPLD中可包含1000多个。CPLD中的IOB结构8.6现场可编程门阵列（FPGA）以Xilinx公司的XC2064为例1.可编程逻辑模块CLB2.可编程输入输出模块IOB3.内部互连资源FPGA的编程方法与CPLD不同：在对CPLD编程时，是采用PROM或E2PROM技术将每个编程点的编程数据（0或1）写入其中的。而在对FPGA编程时，编程数据是写入片内的RAM中的；每一个编程点的开关状态受RAM中对应的一位数据控制；由于RAM中的数据可以快速地反复写入和擦除，所以即使在工作状态下，也可以通过快速刷新RAM中的数据重构它的电路结构；而且重复编程的次数也几乎没有限制。大多数情况下，并不需要在线随时刷新RAM中的数据。通常的做法是将编程数据事先存放在一个附加的EPROM中，并将它的地址线、数据线、控制端与FPGA相连。当FPGA接通电源时，会首先启动内部的控制程序，自动地将EPROM中的数据读入FPGA的RAM中，然后再控制FPGA进入正常工作状态。FPGA的缺点：（1）由于所设计的系统可能由不同数目的CLB经过不同的连接线路组成，所以不同信号到达同一点所经过的传输延迟时间可能不同，而且事先不能确知。其结果很可能导致竞争-冒险现象的发生。（2）由于RAM属于易失性存储器，断电后所存数据将自动丢失，所以每次开始工作时都需要重新装入编程数据。因此，在工作的便捷和可靠方面FPGA不如CPLD。早期的PLA、PAL、GAL采用的是熔丝型或E2PROM编程工艺，通常需要在专用的编程器上对PLD编程。而后来的CPLD采用了在系统可编程（ISP）技术，把编程控制电路也集成在芯片内部，只需使用电缆和插口将计算机的输出接口和ISPLD相连就可以了。硬件描述语言（hardwaredescriptionlanguage，HDL）一种专门用于描述电路逻辑功能的计算机编程语言，能对任何复杂的数字电路进行全面的逻辑功能描述。VHDL：针对超高速数字集成电路的硬件描述语言VerilogHDL：和C语言有很多相似之处，它有较强的描述底层电路单元的能力。可编程逻辑器件设计电路过程如下图所示