得分一、填空题（每空1分，共38分）1、对于DSP的理解通常分为三层含义，process代表算法，processor代表元件，processing代表算法+CPU。2、5402提供了16k的片内DARAM,4k的片内ROM,芯片出厂前，厂商事先在ROM中固化了自举加载程序，256个字的u率压缩表，256个字的A率压缩表、256个字的正弦函数表以及128个字的中断向量表。4、5402提供了数据线16根，存储单元字长16位，内核工作电压1.8伏，I/O输入输出电压3.3伏，同时提供HPI口与主机（如单片机）通信。5、在DSP中，通常采用Q-15表示小数的形式，即小数点在15位后面，表1示数的范围是[1,1]，数的精度是。2156、两个16位的Q15表示的小数相乘，满精度是31位，小数点定标在第30位后面。7、数字信号处理算法中，时域卷积运算还是频域傅立叶变换，本质上都是求累加和运算，如果用辅助寄存器AR1,AR2分别指向DARAM数据空间数组x,y的首地址，数N组大小为，使用累加器写出计算的汇编指令NAxiyiMACi1*AR1,*AR2,A。8、STM#0001H,PMST指令中，操作数#0001H是立即寻址，操作数PMST是MMR寻址方式9、采用CALL指令在调用子程序前，首先是堆栈指针SP减1（减1，加1），然后压栈，调用子程序后，在执行指令RETE（RET,RETE）时，栈顶内容出栈。10、DSP芯片普遍采用数据总线与程序总线分离的哈佛结构或改进的哈佛结构，比传统处理器的冯诺依曼结构有更快的指令执行速度。11、TMS320VC54X内部有组程序总线；组数据总线；组地址总线；可以允许在一个机器周期内从存储器取1条指令，从数据存储器读两个操作数和向数据存储器写1个操作数12DSP54X采用四级流水线结构，执行一条指令，需要通过取指、译码、取操作数和执行四个阶段。即在执行本条指令同时，还一次完成了后面三条指令的取操作数，一码和取指.13数字信号处理中用的最多的是乘法与加法运算，DSP芯片中有专用的硬件乘法器，使得乘法累加运算能在单个周期内完成。14、TI公司自1982年推出第一款DSP芯片以来，相继推出定点、浮点和多处理器3类运算特性不同的DSP芯片，共发展了7代产品。TMS320VC54X系列是1996年推出的第7代定点芯片。15、TI公司C2x,C24X称为C2000系列，主要用于数字控制系统，C54X,C55X称为C5000系列，主要用于功耗低，便于携带的通信终端；C62x,C64X,C67X称为C6000系列，主要用于性能复杂的通信系统，如移动通信基站。16、在生产通用DSP厂家中，最有影响是AD公司，AT&T公司，TI公司（美国德州仪器公司）和NEC公司，其中TI公司的TMS320VC54X低功耗DSP应用最为广泛。第二章TMS320VC54X硬件结构特性17、TMS320VC5402作为低成本型号54系列DSP，基本配置是电压3.3/1.8V，片内存储器16k大小RAM，4k大小ROM，定时器2个，指令周期10ns,引脚144。这里的RAM是DARAM。18、TMS320VC54X系列DSP芯片主要由中央处理单元CPU,内部总线控制、特殊功能寄存器、数据存储器RAM、程序存储器ROM、I/O功能扩展、串行接口、定时器、中断系统等组成。19、TMS320VC54X累加器A/B是两个独立的40位累加器，与17*17位并行乘法器相连，实现单周期乘累加MAC指令。辅助寄存器ARX总共有8个（AR0—AR7）。20、TMS320VC54X系列DSP存储系统，可寻址空间共192K，即64K数据空间、64k程序空间、64kI/O空间。地址分别由0x0000到0xffff.这里的空间指逻辑空间与物理空间对应。21、DARAM称为片内双寻址RAM，每个机器周期内，CPU可以对同一个DARAM块寻址访问2次，即CPU可以在一个机器周期内对同一个DARAM块读1次，写1次。22、TMS320VC54X有3个状态和控制寄存器，分别是状态寄存器ST0,ST1和处理器方式寄存器PMST；ST0/1包含各种工作方式与工作条件状态，PMST包含存储器配置状态和控制信息。23、TMS320VC54X存储器结构与PMST设置有关，用户可以通过PMST寄存器中3个控制位mp/Mc,ovly,DROM来配置存储空间。24、RS复位操作是一个不可屏蔽的外部中断，复位后VC5402将进入一个已知状态，正常操作是上电后RS至少保持5个时钟周期的