基于FPGA的奇偶分频器的设计与实现【实用文档】doc.doc
上传人:天马****23 上传时间:2024-09-10 格式:DOC 页数:108 大小:20.5MB 金币:10 举报 版权申诉
预览加载中,请您耐心等待几秒...

基于FPGA的奇偶分频器的设计与实现【实用文档】doc.doc

基于FPGA的奇偶分频器的设计与实现【实用文档】doc.doc

预览

免费试读已结束,剩余 98 页请下载文档后查看

10 金币

下载此文档

如果您无法下载资料,请参考说明:

1、部分资料下载需要金币,请确保您的账户上有足够的金币

2、已购买过的文档,再次下载不重复扣费

3、资料包下载后请先用软件解压,在使用对应软件打开

基于FPGA的奇偶分频器的设计与实现【实用文档】doc文档可直接使用可编辑,欢迎下载内蒙古科技大学本科生毕业设计说明书(毕业论文)题目:基于FPGA的奇偶分频器的设计与实现学生姓名:学号:专业:电子信息工程班级:电信10-1班指导教师:基于FPGA的奇偶分频器的设计与实现摘要分频器作为一种最基本的数字电路,广泛的应用在各种复杂的逻辑电路设计中,对于FPGA芯片来说,虽然能用自带的锁相环来产生一部分我们所需的频率,但是,用VHDL语言实现分频能从同一时钟较为方便、快捷的生成多个所需要的频率,同时能够实现信号的同步,因此,分频器的应用非常广泛。本设计应用软件为开发平台,运用VHDL语言编程实现整数的奇偶分频的设计,在本设计中实现了0、2、4、6、8、10、12、14偶数的整数分频器设计和1、3、5、7、9、11、13、15奇数的整数分频器设计。通过仿真结果,验证了设计的正确性。关键词:FPGA;分频器;VHDL语言;QuartusⅡDesignandimplementationofFPGA—basedparitydividerAbstractDividerasabasicdigitalcircuits,widelyusedinavarietyofcomplexlogiccircuitdesign,theFPGAchip,althoughabletoownapartofourphase-lockedlooptoproducethedesiredfrequency,butusingVHDLlanguagedividefromthesameclockfrequencyismoreconvenientandefficienttogeneratemultipleneeds,whileabletoachievesynchronizationsignal,andtherefore,thedivideriswidelyused.Thedesignofapplicationsoftwaredevelopmentplatform,theuseofVHDLlanguageprogrammingoddintegerdividerdesign,thedesignisimplementedinanevenintegerdivider0,2,4,6,8,10,12,14designand1,3,5,7,9,11,13,15oddintegerdividerdesign.Thesimulationresultsverifythecorrectnessofthedesign。Keywords:FPGA;divider;VHDLlanguage;QuartusⅡ目录TOC\o”1-3”\h\z\uHYPERLINK\l”_Toc390927865”摘要PAGEREF_Toc390927865\hIHYPERLINK\l"_Toc390927866"AbstractPAGEREF_Toc390927866\hIIHYPERLINK\l"_Toc390927867"第一章绪论PAGEREF_Toc390927867\h1HYPERLINK\l"_Toc390927868"1。1课题来源PAGEREF_Toc390927868\h1HYPERLINK\l"_Toc390927869”1。2选题的意义和目的PAGEREF_Toc390927869\h2HYPERLINK\l"_Toc390927870”1.3课题研究现状PAGEREF_Toc390927870\h3HYPERLINK\l”_Toc390927871"1.4本文组织结构PAGEREF_Toc390927871\h4HYPERLINK\l”_Toc390927872"第二章EDA技术PAGEREF_Toc390927872\h6HYPERLINK\l”_Toc390927873"2。1FPGA技术PAGEREF_Toc390927873\h6HYPERLINK\l"_Toc390927874”2。2QuartusⅡ软件简介PAGEREF_Toc390927874\h7HYPERLINK\l”_Toc390927875”2。3VHDL语言PAGEREF_Toc390927875\h8HYPERLINK\l"_Toc390927876”2。3.1VHDL简介PAGEREF_Toc390927876\h8HYPERLINK\l"_Toc390927877”2.