专科试卷（四）一、选择题（每小题2分，共30分）1.逻辑表达式的对偶式是________。A．B．C．D．A2.在n个变量的卡诺图中，若化简时某个卡诺图包含了个1方块，则消去________个变量。A.nB.m-1C.1D.m3.函数F=+AB转换成或非－或非式为________。A.B.C.D.4.下列电路中，不属于组合逻辑电路的是________。A编码器；B译码器；C数据选择器；D计数器。5.、、、、是五个开关，设它们闭合时为逻辑1，断开时为逻辑0，电灯F=1时表示灯亮，F=0时表示灯灭。若在五个不同的地方控制同一个电灯的灭亮，逻辑函数F的表达式是________。A．B.C.D.以上答案均不对。6.能实现从多个输入端中选出一路作为输出的电路称为________。A.触发器B.计数器C.数据选择器D.译码器7.用n个触发器构成的计数器，可得到的最大计数模为________。A.nB.2nC.2nD.8.n个触发器构成的扭环计数器中，最多有________个有效状态。A．B．C．D．9.同步时序电路和异步时序电路比较，其差异在于后者________。A．没有触发器B．没有统一的时钟脉冲控制C．没有稳定状态D．电路结构单10.用256×4位EPROM芯片构成1K×8位存储器，共需EPROM________片。A.8B.32C.48D.1611.动态半导体存储器的特点是________。A.存储器内容会动态地变化B.每次读出后，存储器内容会发生变化C.每隔一定时间，需要根据原存内容重新写入一遍D.在工作中需要动态地改变访存地址12.在ispLSI1032中，巨块是________。A.逻辑宏单元B.输出布线C.时钟设置网络D.GLB及其对应的ORP，IOC等的总称13.CPLD是指________。A．可编程逻辑阵列B.简单可编程逻辑器件C.通用阵列逻辑D.复杂可编程逻辑器件14.数字系统级的设计与逻辑部件级设计分别采用________的设计方法。A.自上而下、自上而下B.自下而上、自下而上C.自上而下、自下而上D.自下而上、自上而下15.微地址是指微指令________。A.在主存的存储位置B.在堆栈的存储位置C.在磁盘的存储位置D.在控制存储器的存储位置二、填空题（每小题2分，共18分）1.一个逻辑函数如果有n个变量，则有_______________个最小项。2.十进制数（119）10转换成八进制数是_______________。3.或非运算的布尔代数和VHDL表示分别为_______________和_______________。4.消除竞争冒险的常用方法有：电路输出端加_______________；输入端加选通脉冲；修改逻辑设计。5.MUX称为_______________或_______________，它是一种多路输入单路输出的标准化逻辑构件。6.八位移位寄存器，串行输入时经_______________个CP脉冲后，8位数码全部移入寄存器中。7.容量为2M×8的RAM芯片，地址线数目为_______________条。8.ispLSI系列器件是基于__________结构的______密度PLD产品。9.ASM流程图由_______________，分支框和_______________三种基本图形组成。三、组合逻辑设计（12分）设计一个将BCD余3码转换成8421码的电路，用与非门实现。(1)列出真值表；(2)卡诺图化简；(3)写出表达式；(4)画出由与非门实现的逻辑图。四、时序逻辑分析（14分）时序逻辑分析,电路如图1所示:（1）写出激励方程、状态方程、输出方程。（2）列出状态转移表，画出状态转移图。（3）判断电路类型，描述电路功能。