数字逻辑与数字系统试卷A一、填空（1）（00101001）2=（）16=（）BCD（2）7个1异或运算的结果为（）。（3）三态门的控制端处于无效电平时，三态门的输出呈现（）。（4）编码器是对输入信号进行编码，当有2n个输入信号时，任一个信号的二进制编码的位数为（）。（5）时序逻辑电路的输出不仅与电路的即刻输入有关，还与（）的状态有关。（6）数字系统主要由（）和控制单元两部分构成。二、选择填空（1）下列逻辑函数中，与（A+B）(A+C)等价的是_____。A.F=ABB.F=A+BC.A+BCD.F=B+C（2）74LS151是一种八路选一数据选择器，其地址输入端有_____个。A.1B.2C.3D.8（3）与非门构成的基本SR触发器如图1，预使该触发器置0，即Qn+1＝0，则输入信号应为。A.S=R=0B.S=R=1C.S=1,R=0D.S=0,R=1QQRS图1••（4）一个3：8线的地址译码器（74LS138），其控制信G1、、的组合为_____时才对输入进行译码。A.110B.101C.111D.100（5）逻辑函，当变量的取值为_____时，将出现竞争冒险现象。A.B=C=1B.B=C=0C.A=1，C=0D.A=0，B=0（6）一个四位二进制减法计数器的起始值为1001，经过3个脉冲之后的值为___。A.1100B.0110C.1101D.0111（7）GAL是指()。A.随机读写存储器B.通用逻辑阵列C.可编程逻辑阵列D.现场可编程门阵列三、分析题（1）化简逻辑表达式Y=A（BC+BC）+A（BC+BC）（2）写出的反函数。（3）用卡诺图化简逻辑函数F（A，B，C，D）=∑（0,2,12,14,15）+∑（8,9,10,11）（4）写出图2所示W的逻辑表达式。••XWYZ图2Qn+1111001JKCP↓↓↓×00表1JK触发器功能表（5）完善如表1所示JK触发器的功能表。（6）如下所示是用FPLA实现组合逻辑函数的阵列图，分别写出F1、F2的逻辑表达式。•ABCF1F2•••••••••••••••••图3•四、综合分析题1.分析如图4所示的时序电路，写出各触发器的激励方程，次态方程，输出方程，状态转换图，并确定该时序电路的功能。图42.如图5给出计数器的逻辑符号图，试通过改进设计成10进制计数器，并写出计数循环编码。ETEP.D0D1D2D3Q0Q1Q2Q3COLD74LS163VCCCR••••图5CP五、设计题（1）设A、B、C为保密锁的3个按键，当A键单独按下时，锁既不打开也不报警；只有当A、B、C或者A、B或者A、C分别同时按下时，锁才能被打开，当不符合上述组合状态时，将发出报警信息，请设计此保密锁的逻辑电路（假定F为开锁信号，G为报警信号）。要求：①列真值表；②求最简逻辑表达式；③画出逻辑电路图。（2）用D触发器设计同步2位二进制加法计数器。要求：①做出状态转移表；②写出触发器的状态方程和进位输出方程；③做出状态图；④画出逻辑图。M1M0A1/状态机1/X/0/Tuiu图60/1/图7（3）试将图7所示某数字系统控制器的状态图转换为对应的ASM图。（4）用VHDL语言实现3：8译码器电路设计。