第３章组合逻辑电路第３章组合逻辑电路3.1组合逻辑电路的分析与设计方法组合电路：输出仅由输入决定，与电路当前状态无关；电路结构中无反馈环路（无记忆）3.1.1组合逻辑电路的分析方法最简与或表达式逻辑图真值表真值表2真值表33.1.3组合电路中的竞争冒险2、消除竞争冒险的方法本节小结3.2加法器1、半加器1、全加器全加器的逻辑图和逻辑符号用与门和或门实现用与或非门实现实现多位二进制数相加的电路称为加法器。2、并行进位加法器（超前进位加法器）超前进位发生器加法器的级连3.2.2加法器的应用3、二-十进制加法器本节小结２.3数值比较器用来完成两个二进制数的大小比较的逻辑电路称为数值比较器，简称比较器。逻辑表达式3.3.24位数值比较器真值表中的输入变量包括A3与B3、A2与B2、A1与B1、A0与B0和A＇与B＇的比较结果，A＇>B＇、A＇<B＇和A＇=B＇。A＇与B＇是另外两个低位数，设置低位数比较结果输入端，是为了能与其它数值比较器连接，以便组成更多位数的数值比较器；3个输出信号L1(A＞B)、L2(A＜B)、和L3(A＝B)分别表示本级的比较结果。逻辑图3.3.3比较器的级联串联扩展并联扩展本节小结3.4编码器实现编码操作的电路称为编码器。逻辑表达式2、3位二进制优先编码器逻辑表达式逻辑图2、集成3位二进制优先编码器集成3位二进制优先编码器74LS148的真值表集成3位二进制优先编码器74LS148的级联2.4.2二-十进制编码器逻辑表达式2、8421BCD码优先编码器逻辑表达式逻辑图3、集成10线-4线优先编码器本节小结3.5译码器把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。1、3位二进制译码器逻辑表达式2、集成二进制译码器74LS138真值表3、74LS138的级联二-十进制译码器的输入是十进制数的4位二进制编码（BCD码），分别用A3、A2、A1、A0表示；输出的是与10个十进制数字相对应的10个信号，用Y9～Y0表示。由于二-十进制译码器有4根输入线，10根输出线，所以又称为4线-10线译码器。真值表逻辑表达式将与门换成与非门，则输出为反变量，即为低电平有效。２、集成8421BCD码译码器74LS423.5.3显示译码器b=c=f=g=1，a=d=e=0时2、显示译码器a的卡诺图b的卡诺图d的卡诺图f的卡诺图逻辑表达式逻辑图2、集成显示译码器74LS48功能表辅助端功能3.5.4译码器的应用2、用二进制译码器实现码制变换十进制码十进制码3、数码显示电路的动态灭零本节小结3.6数据选择器2.6.14选1数据选择器逻辑图3.6.2集成数据选择器集成8选1数据选择器74LS15174LS151的真值表数据选择器的扩展3.6.2用数据选择器实现逻辑函数基本步骤求Di画连线图求Di的方法求Di的方法用数据选择器实现函数：④画连线图本节小结3.7数据分配器3.7.11路-4路数据分配器逻辑图3.7.２集成数据分配器及其应用数据分配器的应用本节小结3.8只读存储器（ROM）ROM的分类2.8.1ROM的结构及工作原理2、ROM的工作原理存储内容A1=0A0=0A1=0A0=1A1=1A0=0A1=1A0=1ROM的简化画法3.8.2ROM的应用22、用ROM作函数运算表真值表逻辑表达式阵列图3、用ROM作字符发生器电路3.8.3ROM的容量扩展1、位扩展（字长的扩展）2、字扩展（字数扩展，地址码扩展）本节小结3.9可编程逻辑器件（PLD）2.9.1PLD的基本结构2.9.1PLD分类2.9.PLA的应用阵列图本节小结