心电采集电路的设计与实现毕业设计论文.docx
上传人:天马****23 上传时间:2024-09-12 格式:DOCX 页数:47 大小:4.7MB 金币:10 举报 版权申诉
预览加载中,请您耐心等待几秒...

心电采集电路的设计与实现毕业设计论文.docx

心电采集电路的设计与实现毕业设计论文.docx

预览

免费试读已结束,剩余 37 页请下载文档后查看

10 金币

下载此文档

如果您无法下载资料,请参考说明:

1、部分资料下载需要金币,请确保您的账户上有足够的金币

2、已购买过的文档,再次下载不重复扣费

3、资料包下载后请先用软件解压,在使用对应软件打开

毕业设计(论文)设计(论文)题目:心电采集电路的设计与实现重庆邮电大学本科毕业论文PAGE\*MERGEFORMATIV摘要随着社会进步,科技发展,人们所受到的心血管疾病的威胁不但没有下降反而有所增加,比如白领猝死等问题。因此,有必要也有需要设计一款心电采集设备,时时监测个体的心脏工作状态,预防心脏疾病的发生。心电信号(简称ECG)一般受到基线漂移、工频噪声及肌电噪声的干扰。由于ECG信号是强噪声下的低频微弱信号,因此在提取ECG信号时必须进行滤波及放大处理。本课题设计了一款ECG信号采集电路,实现对ECG信号的提取。主要工作如下:=1\*GB3①查阅相关文献,全面分析了解ECG信号特征,为论文工作的展开做准备。=2\*GB3②结合ECG信号的特点,提出ECG信号采集电路总体设计方案。=3\*GB3③设计硬件电路。分为电源模块、放大模块和滤波模块.其中滤波模块包括80Hz低通滤波、0.5Hz高通滤波及工频陷波器。=4\*GB3④使用Multisim10.0仿真放大与滤波电路,进行调试。=5\*GB3⑤用面包板搭建各电路模块并分别调试,然后总体调试。测试通过后用万用板焊接,最终保证电路能够正常工作。=6\*GB3⑥绘制PCB板,焊接电路及调试电路,保证电路稳定工作。本课题设计的ECG采集电路能够提取到稳定的ECG信号,虽然仍受到部分噪声干扰,但是总体来说所得到的ECG信号还是比较清晰稳定的,可以运用于以后扩展功能,如特征值提取及预防猝死等应用。【关键词】心电信号低频信号噪声干扰硬件电路ABSTRACTWithsocialprogressandtechnologicaldevelopment,peoplearesubjectedtothethreatofcardiovasculardiseasehasnotdecreasedbutincreased.,suchaswhite-collarssuddenlycatchthedeath.Therefore,itisnecessarythatweshoulddesignanECGacquisitionsystemtoconstantlymonitorthestatusofindividualcardiacworkandpreventionofheartdisease.ECGsignals(abbreviatedECG)aregenerallydisturbedbybaselinedrift,industrial-frequencynoiseandinterferenceEMGfrequencynoise.SincetheECGsignalisweaklow-frequencysignal,sowhenextractingtheECGsignal,filteringandamplificatoryprocessmustbecarriedout.ThispaperdesignedanECGsignalacquisitioncircuittoextracttheECGsignals.Themainworksarelistedasfollows:=1\*GB3①SearchingrelevantliteraturespreparesandcomprehensivelyanalyzingtheECGsignalcharacteristicsaredoneforthelaunchofthepaperwork.=2\*GB3②CombiningwiththecharacteristicsofECGsignal,thedesignofECGsignalacquisitioncircuitprogramwasproposed.=3\*GB3③Hardwarewasdesigned.Itincludedthepowermodule,amplifiermoduleandfiltermodule.Filtermoduleincludes80Hzlow-passfilteringand0.5Hzhigh-passfiltering.=4\*GB3④TheamplificationandfilteringcircuitweresimulatedwithMultisim10.0,thendebugged.=5\*GB3⑤Everycircuitmodulewassetupwithbreadboard,debugged.Thenallmodulesweredebugged.Afterthetest,universalplateswereweldedtou