计算机组成原理第一篇中央处理机子系统通过这三章的讨论，希望能从逻辑组成与工作机理两方面，对CPU建立起整机概念。将介绍CPU的总体结构、CPU与主存储器的信息交换、主机与外设的数据通路及信息交换方式、时序控制等，然后介绍一下具体实例。CPU的主要功能：控制部件：产生一系列控制信号。算术逻辑运算部件ALU：进行各种算术逻辑运算。各种寄存器：存放指令、指令地址、操作数及运算结果等。CPU内部数据通路：实现CPU内部各部件之间的信息传送。ALU1）通用寄存器：接收、存贮、发送信息。用途：存放所处理的数据，用作变址寄存器、地址指针、计数器等。寄存器地址：寄存器都有编号，可编程访问。数目：8、16个…越多，CPU处理速度越强。构成：由高速RAM构成寄存器组。2)暂存器：暂存来自主存、通用寄存器组的数据，不能直接编程访问，对用户“透明”。3)IR：存放当前正在执行的指令。M→MDR→IR。将IR扩充为指令队列，使取指与执行部分重叠，提高速度存放4)PC：存放下一条指令在主存中的地址，又称控制指令指针IP。指令顺序执行时，PC加一增量；信息当遇到转移指令时，PC接受转移指令形成的转移地址。5)状态寄存器：存放现行程序的运行状态和工作方式－程序状态字ＰＳＷ，参与控制程序执行的重要依据。包括结果标志和控制标志。二、总线三、CPU内部数据通路三组单向总线，每组Bus可连接几个部件的输入端，但只连接一个输出端，使控制更简单。三总线可并行工作，CPU效率提高了，但硬件投入增加。好处：某些信息可分别沿各自的数据通路并行传送。如：MDRIR：通过输入数据总线实现寄存器总线ALU总线PC+1PC：PCALUPC图2-3采用三总线结构的CPU数据通路程序运行时，CPU需不断从M中取指令、数据，存结果，因此CPU与主存交换非常频繁。一、CPU与主存间的信息交换CPU通过MAR和MDR与M传送信息。CPU与主存信息交换通路的结构形式：主存作为独立部件，通过系统总线与CPU相连。微、小型机主存为主机的一部分，用专门的存储总线与CPU相连，传送速度快。CPU1、存储单元地址每个单元的唯一编号，与主存单元一一对应。2、主存可被随机存取可按给定地址直接访问任一单元访问任一单元所需时间相同，与地址无关3、编址方式字节编址（8位/单元）、字编址4、编址容量可直接访问的存储容量，取决于地址的位数。地址的位数K决定了M的存贮容量n2K如：20位存储器地址，编址容量为220=1MB要读取的单元地址●CPUMAR，CPU发读命令；●地址译码器译码找到相应单元；控制信号●单元内容MDR★通常不破坏原单元所存内容。地址●CPUMAR要写入的数据CPU发写命令CPUMDR●地址译码器选中单元●MDR主存单元★被写单元原有内容被破坏而代之以新写入内容。三、堆栈2.存贮结构3.工作方式PUSHA2)自顶向下生成方式(底地址<顶地址)SP3)栈顶固定的压入/弹出方式（寄存器堆栈）4.作用主机2.总线型主机与各I/O设备共用一系统总线，I/O设备通过各自的接口挂在总线上，结构简单，易扩展。主存与I/O设备、各I/O之间可通过系统总线直接交换信息。系统吞吐量有限，适用于小、微型机。图2–10主机与外设间的连接方式二、信息交换的控制方式缺点：●CPU浪费大量时间(踏步等待)使之与外设速度匹配，效率低。●交换过程需要先编制程序安排好，故不能处理随机事件。●外设不能并行工作因此，这种方式只适用于调试维护过程或其它简单调用外设的场合。2.程序中断传送方式也是通过执行程序完成信息交换的，但外设准备状态采取中断请求方式通知CPU。CPU暂停中断：响应随机事件执行中断服务子程序返回原程序。中断方式的I/O过程：CPU启动外设后，不等待查询，继续工作；外设准备好数据后，向CPU发中断请求信号，CPU响应后，转去执行中断服务程序，完成主机与外设的信息交换，完毕后返回断点。此方式需硬件支持(位于CPU内)：主程序3.直接访存DMA方式DMA工作方式的全过程分为三个阶段：程序准备：初始化DMA控制器，即由CPU向DMA控制器传送控制字、主存缓冲区首址及交换量。DMA传送：响应DMA请求后，总线控制权交给DMAC控制，进行I/O操作。结束处理：以中断方式进行。准备阶段此方式提高了主机与外设并行工作的程度，使系统的效率明显提高。在DMA传送周期中，数据传送不需要CPU用指令完成，因而不占用CPU的寄存器，也不破坏CPU的工作状态，因此，CPU可快速响应DMA请求及恢复程序执行。适用于快速I/O与主存成批传送数据。但DMA方式也存在局限性：★DMAC只能控制简单传送操作，