verilog分频器源代码.doc
上传人:sy****28 上传时间:2024-09-14 格式:DOC 页数:2 大小:24KB 金币:16 举报 版权申诉
预览加载中,请您耐心等待几秒...

verilog分频器源代码.doc

verilog分频器源代码.doc

预览

在线预览结束,喜欢就下载吧,查找使用更方便

16 金币

下载此文档

如果您无法下载资料,请参考说明:

1、部分资料下载需要金币,请确保您的账户上有足够的金币

2、已购买过的文档,再次下载不重复扣费

3、资料包下载后请先用软件解压,在使用对应软件打开

clk_sys为输入时钟,rst为复位信号,clk_out为输出分频时钟,div_num为分频数目。多少分频就把div_num赋多少值。moduleclk_div(clk_sys,rst,clk_out,div_num);inputclk_sys;inputrst;input[4:0]div_num;outputclk_out;regclk_out;reg[3:0]baud_count;always@(posedgeclk_sys)beginif(rst)beginbaud_count<=0;clk_out<=0;endelsebeginif(baud_count==(div_num/2)-1)beginbaud_count<=0;clk_out<=~clk_out;endelsebeginbaud_count<=baud_count+1;clk_uart<=clk_out;endendendendmodule