第7章输入/输出系统CPU系统总线总线插槽ABABDBDBCBCBCPU总线7.132位微处理器的外部引脚（教材P.27)1.数据线及控制信号数据线：D63~D0共64位奇偶校验信号：DP7~DP0,每个字节产生1个校验位读校验错：PCHK2.地址线及控制信号3.系统控制信号系统时钟M/IO：=1,表明该总线周期,CPU与存储器交换信息=0,表明该总线周期,CPU与I/O接口交换信息W/R：=1,表明该总线周期,CPU进行写操作=0,表明该总线周期,CPU进行读操作D/C：=1,表明该总线周期,传输的是数据=0,表明该总线周期,传输的是指令代码这三个信号的组合，决定当前总线周期所完成的操作T1总线周期定义的操作5.总线控制信号(ADS,RDY)与32位微处理器典型时序(教材P.36)ADS：地址选通信号(输出)该信号由1→0，表明地址线和总线定义信号(M/IO,W/R,D/C)均为有效可用。RDY：准备就绪信号(输入)该信号由外电路产生→X86RDY=0，表明外部电路(存储器、I/O接口)已经做好数据W/R的准备，能在规定时间内完成数据的读写。RDY=1，表明存储器或I/O不能在规定时间内完成数据的读/写，请CPU延长总线周期。Pentium处理器的外部引脚CLK6.总线仲裁信号(1)HOLD：总线保持请求（输入）(2)HLDA：总线保持响应（输出）7.2总线与总线标准1.总线分类按所传输信号的性质分为：地址总线、数据总线、控制总线计算机系统按系统层次分有许多模块，这些模块位于系统的不同层次上，整个系统按模块化构建。按总线连接的对象和所处系统的层次来分：芯片级总线、系统总线、局部总线和外部总线芯片级总线：用于模块内芯片级的互连，是该芯片与外围支撑芯片的连接总线。如连接CPU及其周边的协处理器、总线控制器、总线收发器等的总线称为CPU总线，连接存储器及其支撑芯片的总线成为存储器总线。系统总线：连接计算机内部各个模块的一条主干线，是连接芯片级总线、局部总线和外部总线的纽带。系统总线又称底版总线、主板总线、扩展总线，它把微机系统各插件板与主板连在一起。系统总线符合某一总线标准，具有通用性，是计算机系统模块化的基础。由于经过缓冲器驱动，负载能力较强局部总线：系统总线连接局部总线、外部总线和外部设备与所连接的CPU和外部设备相比，系统总线发展滞后、速度缓慢、带宽较窄，成为数据传输瓶颈。为了打破这一瓶颈，将一些高速外设从系统总线上卸下，通过控制和驱动电路直接挂到CPU局部总线上，使高速外设能按CPU速度运行。这种直接连接CPU和高速外围设备的传输通道就是局部总线。局部总线一端与CPU连接，另一端与高速外设和系统总线连接，好象在系统总线和CPU总线之间又插入一级外部总线：又称设备总线，是连接计算机与外部设备的总线。外部总线经总线控制器挂接到系统总线上。总线插槽是主板和I/O接口之间的连接器,为了连接众多类型的接口电路,主板一般都配有几种类型的总线。2.ISA(AT)总线（P.171)ISA总线是16位总线,始于286机型。之后在386~奔腾机上都有ISA总线。（实际上由8位发展到16位，甚至32位（EISA，后来消失替代于VESA、PCI），当今的主板上都留有插槽）ISA总线由62芯+36芯两个插槽组成主要特性：数据传输率最高为8MB/S24根地址线，可寻址16MB存储空间64KB个可寻址的I/O端口（16根地址线）一次可进行16位或8位数据存取15级中断控制7个DMA通道可产生I/O等待状态支持多个主控器（XT总线中只有CPU是唯一的主控设备，而ISA总线可使CPU释放总线由其它主控、器（如DMAC、DRAM刷新控制器等）占用总线）GND(1).数据线:SD15~SD8,SD7~SD0IOW:I/O写命令。IOW=0,把数据线上信息→选中的端口寄存器。应用:用IOW=0对端口进行写操作。使用ISA总线接口的以太网卡PCI总线为高速的I/O子系统（图形显示适配器、网络接口控制器、磁盘控制器等）提供了更好的性能。即插即用特性PCI是由Intel公司1991年推出的一种局部总线。从结构上看，PCI是在CPU和原来的系统总线之间插入的一级总线，具体由一个桥接电路实现对这一层的管理，并实现上下之间的接口以协调数据的传送。管理器提供了信号缓冲，使之能支持10种外设，并能在高时钟频率下保持高性能，它为显卡，声卡，网卡，MODEM等设备提供了连接接口，它的工作频率为33MHz/66MHz。32位数据宽度运行，最大传输速度133MB/S；64位数据宽度运行，最大传输速度528MB/S主板上的PCI插槽(2)AGP（AccelerateGraph