实验三一、LPM_ROM的定制与读出实验1、电路图2、建立的mif文件内容。(这里直接调用原已存在mif文件)3、电路仿真图有图可知，输出Q[7..0]的数据依次为mif文件内输入的数据。与理论相比，Q[7..0]输出数据有延时，应为仿真时间设置不恰当。二、LPM_RAM读写实验1、电路图2、仿真波形据图分析：wren为读写控制端，当wren为高电平时为写允许。每当clk上升沿来临时，地址被锁存，地址内数据被读入。当wren为低电平时为读允许，重复输出已经写进去的数据。三、FIFO定制与读/写实验1、电路图2、波形仿真如图，FIFO为先进先出存储器；rdreq为读出请求信号，wrred为写入请求信号。当wrred为高电平时，每当clk上升沿来临时，从data写一个数据到FIFO中；在rdreq为高电平和wrred为低电平时，clk上升沿来临，按照先进先出的顺序将FIFO中的数据依次读出。四、流水线乘法累加器1、电路图2、仿真波形由电路图我们可知，INTA与INTB输入数据，在clock第一个上升沿时，两数据被所入锁存器。此时上一个乘法器输入依旧为0，而下面乘法器为INTA和INTB，输出数据s为16*32+0*0=512。下一个上升沿，锁存器输出数据到上面的乘法器，此时输出数据为16*32+16*32=1024。输入数据改变后，clock第一个上升沿，此时上面乘法器输入数据不变，下面改变，此时输出s为16*32+32*17=1056。通过波形仿真得到的结果同理论计算的相同。