SEED5402DSK的硬件结构和硬件设计本章主要内容一、SEED5402DSK的组成及结构2、DSK的组成2、DSK的组成（续）2、DSK的组成（续）3、DSK的结构DSP外部程序存储器外部程序存储器（续）外部数据存储器外部数据存储器（续）I/O存储器映射DSPHPI接口麦克风和耳机接口麦克风和耳机接口（续）并口功能描述DSK并行接口功能DSPCNTL1寄存器因为SRAM和FLASH共享同一个等待状态产生器，5402内部的等待状态产生器将必须从访问SRAM的一个等待状态转换到访问FALSH的7个等待状态。2个四封装多路复用器SN74CBT3257用来转换这7个信号。DSK上的4个LED提供了一个上电的指示灯和3个用户控制的指示灯。RAM：DSK有一组64kx16bit的SRAM（在管脚相同情况下，可以扩展到256k*16），当工作频率为100MHz时，它运行过程有1个等待状态。256KwordFLASH存储器TISN74ACT8990JTAG测试总线控制器（TBC）用来提供板上JTAG边界扫描链的映射存储器的控制。Pins1to2：无缓冲的（AD50）输出这些信号包括：PS#、IS#、IOSTRB#、DS#、MSTRB#。DSK外部程序空间由外部存储器存取控制寄存器位来控制（CPLD-BasedControlRegisterBits）：SEED5402DSK的硬件结构和硬件设计J9：MP/MC模式控制跳线Pins2to3MP模式DSK支持主机和DSP外部中断。用于仿真的JTAG测试总线控制器和一个连接到PC机并口的主机端接口HPI类似的是，2个CBT多路复用器是用来转换+5VTBC的输出的，同时也提供TBC与外部仿真端口之间的选择。外部存储器存取控制寄存器位JTAG插座扩展接口扩展板存取地址的范围扩展外设接口扩展外设接口（续）硬件跳线DSK中断DSK中断（续）DSK连接器DSP存取控制和状态寄存器DSPCNTL1寄存器DSPCNTL2寄存器DSPDMCTRL寄存器DSPSTAT寄存器主机（PC）存取控制和状态寄存器主机CONT1控制寄存器(Hostaddress0x00)主机STAT1状态寄存器(Hostaddress0x01)主机STAT2状态2寄存器(主机地址0x02)二、TMS320VC5402DSK的硬件设计Pins1to2：无缓冲的（AD50）输出EXT_INT2是在上电的时候使用的，通过与HINT信号的绑定来表示HPI的引导模式。DSK上的4个LED提供了一个上电的指示灯和3个用户控制的指示灯。它满足IEEE标准1149.5V电压的缓冲器和CBT接口设备的使用允许在扩展板上使用+5VV器件。大部分的扩展连接器信号经过了缓冲处理，这样扩展板就不直接影响DSK板的运行。DSK外部程序空间由外部存储器存取控制寄存器位来控制（CPLD-BasedControlRegisterBits）：二、TMS320VC5402DSP的硬件设计I/O地址0x0004DSP存取控制和状态寄存器也支持对几个内部CPLD寄存器的访问。DSPSTAT寄存器Pins2to3MP模式AD50AIC与DSP的McBSP1相连接。这个复位状态被确认的最小上电间隔为140毫秒，复位是通过一个手动的复位按钮或软件控制完成的。Pins2to3MP模式因为只对低4位I/O地址位进行译码，所以寄存器也占用I/O地址空间低32K的其它范围。Pins2to3MP模式如果MP/MC=1并且OVLY=1，则只有x4000~0xFFFF是映射到外部存储器的。一个复位按钮J2允许你来手动地复位DSK。如果OVLY位＝0并且MP/MC＝0，那么程序存储器的空间0x0000~0xEFFF（60Kwords）映射到外部存储器，是FLASH还是SRAM决定于控制寄存器的FLASHENB状态位。数据0x8000-0xFFFFDMSEL=1这个复位状态被确认的最小上电间隔为140毫秒，复位是通过一个手动的复位按钮或软件控制完成的。EXT_INT2是在上电的时候使用的，通过与HINT信号的绑定来表示HPI的引导模式。mm圆柱式+5VDC电源连接器（J10）DSPCNTL1寄存器J9：MP/MC模式控制跳线DSK支持主机和DSP外部中断。一、SEED5402DSK的组成及结构