DSP复习题填空’C54xDSP中传送执行指令所需得地址需要用到PAB、CAB、DAB与EAB4条地址总线。DSP得内部存储器类型可分为随机存取存储器(RAM)与只读存储器(ROM)。其中RAM又可以分为两种类型:单寻址RAM(SARAM)与双寻址RAM(DARAM)。’C54xDSP得内部总存储空间为192K字,分成3个可选择得存储空间:64K字得程序存储空间、64K字得数据存储空间与64K字得I/O空间。从功能结构上,’C54XDSP得CPU可以划分成运算部件与控制部件两大部分。’C54xDSP得寻址方式有七种,分别为立即寻址、绝对寻址、累加器寻址、直接寻址、间接寻址、存储器映象寄存器寻址、堆栈寻址。在’C54xDSP寻址与指令系统中,Xmem与Ymem表示16位双寻址操作数,Dmad为16位立即数,表示数据存储器地址,Pmad为16位立即数,表示程序存储器地址。’C54xDSP芯片采用了6级流水线得工作方式,即一条指令分为预取指、取指、译码、寻址、读数与执行6个阶段。C54xDSP定时器由3个16位存储器映射寄存器组成:定时器寄存器(TIM)、定时器周期寄存器(PRD)与定时器控制寄存器(TCR)。主机接口(HPI,HostPortInterface)就是TMS320C54x系列定点芯片内部具有得一种接口部件,主要用于DSP与其她总线或CPU进行通信。’C54xDSP得指令系统有助记符指令与代数指令两种形式。COFF目标文件中、text段通常包含可执行代码,、data段通常包含己初始化得数据,、bss段中通常为未初始化得数据保留空间。DSP芯片得开发工具可以分为代码生成工具与代码调试工具两类。’C54xDSP得基本结构分为CPU、存储器系统以及片内外设与专用硬件电路三大类。DARAM称为双寻址RAM,在单机器周期内能被访问2次,而SARAM(单寻址RAM),在单机器周期内个机器周期内只能被访问1次。C54xDSP中有2个独立得40位累加器A与B,可以存放算术逻辑单元ALU或乘累加单元MAC得运算结果。在直接寻址方式中,数据存储器地址由偏移地址与数据页指针(DP)或堆栈指针(SP)组成。在循环寻址中,步长应小于循环缓冲区得长度。’C54xDSP有单条指令重复执行与程序块重复执行两种重复操作。’C54xDSP中中断可分为两大类:可屏蔽中断与非屏蔽中断。’C54xDSP可能含有得片上外设主要有:通用I/O引脚、定时/计数器、时钟发生器、软件可编程等待状态发生器、可编程分区开关、主机接口HPI与串行接口。’C54xDSP得串行口有标准同步串行接口、缓冲同步串口BSP、多通道缓冲串行接口MCBSP与时分多路同步串口TMD四种。在’C54xDSP寻址与指令系统中,符号MMR表示存储器映像寄存器,TOS表示堆栈顶部,BRC表示块重复计数器。’C54xDSP得软件开发流程为:将一个或多个汇编语言程序(源程序)经过汇编与链接,生成COFF格式得可执行文件,再通过软件仿真器或在线仿真器得调试,最后将程序加载到用户得应用系统。COFF目标文件中得段可以分为两大类,即初始化得段与为初始化得段。在CCS常见得文件类型中,、asm为源文件,、out为输出文件。DSP在本课程中得英文全称就是digitalsignalprocessor。DSP芯片普遍采用双存储空间得哈佛结构,即程序指令存储与数据存储分开,有各自独立得总线,比传统处理器得冯·诺伊曼结构有更快得指令执行速度。根据芯片工作得数据格式,按其精度或动态范围,可将通用DSP划分为定点DSP与浮点DSP两类。’C54x得基本结构分为CPU、存储器系统以及片内得外设与专用硬件电路三大类。’C54x得内部总线结构由一组程序存储器总线、三组数据存储器总线与四组地址总线组成。DROM状态位控制就是否将片内ROM安排到数据空间。’C54x得CPU采用了流水线指令执行结构与相应得并行处理结构设计,使其能在一个指令周期内,高速地完成多项算术运算。当16位数据存储器操作数通过数据总线DB或CB输入时,ALU将对操作数进行预处理。即SXM=1时,进行符号位扩展。现SXM=1,要输入到ALU得DB上得数为8FFFH且位于低16位,那么当SXM=1时经过预处理后输入ALU得数为FFFFFF8FFFH。若状态寄存器ST1得状态位OVM设为1,则对ALU得运行结果进行调整,当正向溢出时,将32位最大正数007FFFFFFFH装入累加器。累加器可以分为三个部分,即保护位、高位字、低位字,其中保护位占8位,另外两个部分占16位。’C54x得MAC单元具有强大得乘法-累加运算功能,可在一个流水线周期内完成1次乘法运算与1次加法运算。当硬件执行