学习目标14.1组合逻辑电路的分析与设计基本分析方法[例14．1]分析图14.1所示逻辑电路的功能。（3）列出逻辑函数的真值表。将输入的A、B、C取值的各种组合代入上式中，求出输出Y的值。由此可列出表所示的真值表。（4）分析逻辑功能。由表可看出：在输入A、B、C三个变量中，有奇数个1时，输出Y为1，否则Y为0。因此，图所示电路为三位判奇电路，又称奇校验电路。14.1.2组合逻辑电路的设计方法基本设计方法[例14．2]设计一个A、B、C三人表决电路。当提案表决时，若多数人同意，则提案通过，但同时A具有否决权。（3）根据真值表写出逻辑函数表达式并进行画简。（4）根据最简逻辑函数表达式画出逻辑图，如图所示。14．2编码器14．2．1二进制编码器根据上式可列出表14.3所示的真值表。由该表可知，图所示编码器在任何时刻只能对一个输入信号进行编码，不允许有两个或两个以上的输入信号同时请求编码，否则输出编码会发生混乱。这就是说I0、I1……I7这8个信号是相互排斥的。在I0～I7为0时，输出就是I0的编码，故I0未画。由于该编码器有8个输入端，3个输出端，故称8线-3线编码器。14．2．2二-十进制编码器由该表可看出：当编码器某一个输入信号为1而其它输入信号都为0时，则有一组对应的数码输出，如I7=1时，Y3Y2Y1Y0=0111。输出数码各位的权从高位到低位分别为8、4、2、1。因此，图所示电路为8421BCD码编码器。由表可看出，该编码器输入I0~I9这10个编码信号也是相互排斥的。14．3译码器14．3．1二进制译码器其真值表如表所示1G、、是选通端，只有当1G=1，=0时，译码器才正常工作。14．3．2二-十进制译码器由表可知，CT74LS42输入为8421码，输出为低电平0有效。代码1010～1111没有使用，称作伪码。由上表可知，当输入伪码1010～1111时，输出都为高电平1，不会出现低电平0。因此译码器不会产生错误译码。14．3．3BCD七段显示译码器1.七段数码显示器（a）管脚排列图(b)共阴极接线图(c)共阳级接线图图半导体显示器2.七段显示译码器数字14．4．1数据选择器在多路数据传输过程中，经常需要将其中一路信号挑选出来进行传输，这就要用到数据选择器。根据地址码的要求，从多路输入信号中选择其中一路输出的电路，称为数据选择器。数据选择器能够按要求从多路输入选择一路输出，如图所示。根据输入端的个数分为双四选一（74LS153）、八选一（74LS151）等等。2.八选一数据选择器14．4．2数据分配器图14.14所示是用74LS138译码器作为数据分配器的逻辑原理图，其中译码器的E1作为使能端，E2B接低电平，输入A0～A2作为地址端，E2A作为数据输入，从Y0～Y7分别得到相应的输出。本章小结