第18章集成电路的正向设计电路的设计:Cs支路电路图CMOS反相器传输特性版图的设计和验证第19章集成电路的芯片解剖煮片显色什么是闩锁效应？版图抑制闩锁效应的措施关于闩锁效应全定制方法（Full-CustomDesignApproach）符号法版图设计半定制方法（Semi-CustomDesignApproach）定制法可编程逻辑器件（PLD：ProgrammableLogicDevice）设计方法全定制集成电路（Full-CustomDesignApproach）适用于要求得到最高速度、最低功耗和最小面积的芯片设计。即在晶体管的层次上进行每个单元的性能、面积的优化设计，每个晶体管的布局/布线均由人工设计，并需要人工生成所有层次的掩膜。对每个器件进行优化，芯片性能获得最佳，芯片尺寸最小。全定制集成电路优点：所设计电路的集成度最高产品批量生产时单片IC价格最低可以用于模拟集成电路的设计与生产缺点：设计复杂度高/设计周期长费用高应用范围集成度极高且具有规则结构的IC（如各种类型的存储器芯片）对性能价格比要求高且产量大的芯片（如CPU、通信IC等）模拟IC/数模混合ICOOOOOO20.2符号法版图设计20.2符号法版图设计二、半定制方法半定制的设计方法分为门阵列（GA：GateArray）法和门海（GS：SeaofGates）法两种：门阵列（GA：GateArray）有通道门阵列：就是在一个芯片上将预先制造完毕的形状和尺寸完全相同的逻辑门单元以一定阵列的形式排列在一起，每个单元内部含有若干器件，阵列间有规则布线通道，用以完成门与门之间的连接。未进行连线的半成品硅圆片称为“母片”“母片”的示意图：门海门海示意图门阵列方法的设计特点：设计周期短，设计成本低，适合设计适当规模、中等性能、要求设计时间短、数量相对较少的电路。不足：设计灵活性较低；门利用率低；芯片面积浪费。门海方法的设计特点：门利用率高，集成密度大，布线灵活，保证布线布通率。不足：仍有布线通道，增加通道是单元高度的整数倍，布线通道下的晶体管不可用。定制法包括：标准单元（SC：StandardCell）积木块（BB：BuildingBlockLayout）1）标准单元法概念：从标准单元库中调用事先经过精心设计的逻辑单元，排列成行，行间留有可调整的布线通道，再按功能要求将各内部单元以及输入/输出单元连接起来，形成所需的专用电路。芯片布局：芯片中心是单元区，输入/输出单元和压焊块在芯片四周，基本单元具有等高不等宽的结构，布线通道区没有宽度的限制，利于实现优化布线。标准单元标准单元法与门阵列法比较标准单元法与门阵列法相比的优点：标准单元法也存在不足：2）积木块法(BB)又称通用单元设计法。与标准单元不同之处是：第一，它既不要求每个单元（或称积木块）等高，也不要求等宽。每个单元可根据最合理的情况单独进行版图设计，因而可获得最佳性能。设计好的单元存入库中备调用。第二，它没有统一的布线通道，而是根据需要加以分配。BB单元：较大规模的功能块（如ROM、RAM、ALU或模拟电路单元等），单元可以用GA、SC、PLD或全定制方法设计。BB布图特点：任意形状的单元（一般为矩形或“L”型）、任意位置、无布线通道。BB方法特点：较大的设计自由度，可以在版图和性能上得到最佳的优化。布图算法在发展中，通道不规则，连线端口在单元四周，位置不规则。20.4可编程逻辑器件设计方法（PLD：ProgrammableLogicDevice）可编程逻辑器件设计方法不同产量时成本与设计方法的关系